内埋式芯片封装及其制作方法与叠层封装结构技术

本发明专利技术提供一种内埋式芯片封装及其制作方法与叠层封装结构，所述内埋式芯片封装包括线路板、芯片、介电材料层以及增层线路结构。线路板包括玻璃基板以及至少一导电通孔。玻璃基板具有第一表面、与第一表面相对的第二表面以及贯穿玻璃基板的穿槽。导电通孔贯穿玻璃基板。芯片配置于穿槽内。介电材料层填充于穿槽内，且包覆芯片。增层线路结构配置于线路板上。增层线路结构与导电通孔电性连接。芯片的下表面暴露于介电材料层外。

Embedded chip packaging and its fabrication method and laminated packaging structure

【技术实现步骤摘要】
内埋式芯片封装及其制作方法与叠层封装结构
本专利技术涉及一种芯片封装及其制作方法与叠层封装结构，尤其涉及一种内埋式芯片封装及其制作方法与叠层封装结构。
技术介绍
目前的芯片封装的方式皆需要先有一层封装胶层来保护芯片，之后再继续增层其他线路或是朝二维的方向做封装。然后，此时的堆叠以及组装往往会造成较大的翘曲，进而影响封装的良率以及后续的可靠度。
技术实现思路
本专利技术提供一种内埋式芯片封装，具有较佳的封装良率及可靠度。本专利技术提供一种叠层封装结构，具有可增加堆叠结构和线路的好处。本专利技术提供一种内埋式芯片封装的制作方法，以制作上述的内埋式芯片封装，可改善增层线路或封装所产生的翘曲问题。本专利技术的内埋式芯片封装包括线路板、芯片、介电材料层以及增层线路结构。线路板包括玻璃基板以及至少一导电通孔。玻璃基板具有第一表面、与第一表面相对的第二表面以及贯穿玻璃基板的穿槽。导电通孔贯穿玻璃基板。芯片配置于穿槽内。介电材料层填充于穿槽内，且包覆芯片。增层线路结构配置于线路板上。增层线路结构与导电通孔电性连接。芯片的下表面暴露于介电材料层外。在本专利技术的一实施例中，上述的芯片的下表面与玻璃基板的第二表面齐平。在本专利技术的一实施例中，上述的增层线路结构包括第一线路层、第一介电层、第二线路层以及至少一第一导通孔。第一介电层覆盖第一线路层。第二线路层与第一线路层分别位于第一介电层的相对两侧。第一导通孔贯穿第一介电层，以电性连接第一线路层与第二线路层。在本专利技术的一实施例中，上述的增层线路结构配置于玻璃基板的第一表面。内埋式芯片封装还包括图案化导电层以及锡球或铜柱。图案化导电层配置于玻璃基板的第二表面，以使增层线路结构与图案化导电层分别位于玻璃基板的相对两侧。锡球或铜柱配置于图案化导电层上，以使锡球或铜柱与线路板分别位于图案化导电层的相对两侧。在本专利技术的一实施例中，上述的芯片的下表面为主动表面。主动表面朝向图案化导电层且与图案化导电层电性连接。在本专利技术的一实施例中，上述的增层线路结构通过导电通孔与图案化导电层电性连接。在本专利技术的一实施例中，上述的增层线路结构配置于玻璃基板的第二表面。内埋式芯片封装还包括锡球或铜柱。锡球或铜柱配置于增层线路结构上，以使锡球或铜柱与线路板分别位于增层线路结构的相对两侧。在本专利技术的一实施例中，上述的芯片的下表面为主动表面。主动表面朝向增层线路结构且与增层线路结构电性连接。在本专利技术的一实施例中，上述的穿槽连接玻璃基板的第一表面与第二表面。本专利技术的叠层封装结构包括电路板、至少一上述内埋式芯片封装(增层线路结构配置于玻璃基板的第一表面)(以下简称为第一内埋式芯片封装)以及上述内埋式芯片封装(增层线路结构配置于玻璃基板的第二表面)(以下简称为第二内埋式芯片封装)。第一内埋式芯片封装配置于电路板上。第二内埋式芯片封装配置于第一内埋式芯片封装上。其中，第二内埋式芯片封装与电路板分别位于第一内埋式芯片封装的相对两侧。在本专利技术的一实施例中，第二内埋式芯片封装的锡球或铜柱与第一内埋式芯片封装的增层线路结构电性连接。第一内埋式芯片封装的的锡球或铜柱与电路板电性连接。本专利技术的内埋式芯片封装的制作方法包括以下步骤。首先，提供载体以及位于载体上的离型层。接着，配置芯片于离型层上。配置线路板于离型层上。其中，线路板包括玻璃基板以及至少一导电通孔。玻璃基板具有第一表面、与第一表面相对的第二表面以及贯穿玻璃基板的穿槽。导电通孔贯穿玻璃基板。在将芯片与线路板配置于离型层上，且使芯片嵌入于穿槽内之后，形成介电材料层于离型层上。其中，介电材料层填充于穿槽内且包覆芯片。然后，移除离型层及载体，以使芯片的下表面暴露于介电材料层外。在移除离型层及载体之后，形成增层线路结构于线路板上，以使增层线路结构与导电通孔电性连接。在本专利技术的一实施例中，上述的增层线路结构配置于玻璃基板的第一表面。内埋式芯片封装的制作方法还包括以下步骤。形成图案化导电层于玻璃基板的第二表面，以使增层线路结构与图案化导电层分别位于玻璃基板的相对两侧。形成锡球或铜柱于图案化导电层上，以使锡球或铜柱与线路板分别位于图案化导电层的相对两侧。在本专利技术的一实施例中，上述的增层线路结构配置于玻璃基板的第二表面。内埋式芯片封装的制作方法还包括以下步骤。形成锡球或铜柱于增层线路结构上，以使锡球或铜柱与线路板分别位于增层线路结构的相对两侧。基于上述，在本专利技术的内埋式芯片封装及其制作方法与叠层封装结构中，内埋式芯片封装包括线路板、芯片、介电材料层以及增层线路结构。其中，线路板包括玻璃基板以及导电通孔，玻璃基板具有贯穿玻璃基板的穿槽。接着，将芯片配置于穿槽内，介电材料层填充于穿槽内，并将增层线路结构配置于线路板上。藉此设计，使得本专利技术的内埋式芯片封装的制作方法可改善增层线路或封装所产生的翘曲问题，使得本专利技术的内埋式芯片封装具有较佳的封装良率及可靠度，且使得本专利技术的叠层封装结构具有可增加堆叠结构和线路的好处。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图1A至图1F示出为本专利技术一实施例的一种内埋式芯片封装的制作方法的剖面示意图。图1G示出为图1F的内埋式芯片封装的仰视示意图。图1H示出为本专利技术另一实施例的一种内埋式芯片封装的剖面示意图。图2A至图2B示出为本专利技术另一实施例的一种内埋式芯片封装的制作方法的剖面示意图。图2C示出为本专利技术另一实施例的一种内埋式芯片封装的剖面示意图。图3A至图3B示出为本专利技术多种实施例的并列式封装结构的剖面示意图。图4A至图4B示出为本专利技术多种实施例的叠层封装结构的剖面示意图。【符号说明】10、10a：并列式封装结构10b、10c：叠层封装结构100、100a、100b、100c：内埋式芯片封装110：载体112：离型层120：芯片121：下表面122：主动表面130：线路板131：玻璃基板132：第一表面133：第二表面134：穿槽135：导电通孔140：介电材料层150、150b：增层线路结构151：第一线路层152：第一介电层153：第二线路层154：第一导通孔155：第二介电层156：第二导通孔160：图案化导电层170、170a：锡球172、172a：铜柱200、200a、200b、200c：电路板具体实施方式有关本专利技术的前述及其他
技术实现思路
、特点与功效，在以下配合参考附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附加附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本专利技术。各实施例的详细说明中，“第一”、“第本文档来自技高网...

【技术保护点】
1.一种内埋式芯片封装，包括：/n线路板，包括：/n玻璃基板，具有第一表面、与所述第一表面相对的第二表面以及贯穿所述玻璃基板的穿槽；以及/n至少一导电通孔，贯穿所述玻璃基板；/n芯片，配置于所述穿槽内；/n介电材料层，填充于所述穿槽内且包覆所述芯片；以及/n增层线路结构，配置于所述线路板上，其中所述增层线路结构与所述导电通孔电性连接，且所述芯片的下表面暴露于所述介电材料层外。/n

【技术特征摘要】
1.一种内埋式芯片封装，包括：
线路板，包括：
玻璃基板，具有第一表面、与所述第一表面相对的第二表面以及贯穿所述玻璃基板的穿槽；以及
至少一导电通孔，贯穿所述玻璃基板；
芯片，配置于所述穿槽内；
介电材料层，填充于所述穿槽内且包覆所述芯片；以及
增层线路结构，配置于所述线路板上，其中所述增层线路结构与所述导电通孔电性连接，且所述芯片的下表面暴露于所述介电材料层外。


2.根据权利要求1所述的内埋式芯片封装，其中所述芯片的所述下表面与所述玻璃基板的所述第二表面齐平。


3.根据权利要求1所述的内埋式芯片封装，其中所述增层线路结构包括：
第一线路层；
第一介电层，覆盖所述第一线路层；
第二线路层，与所述第一线路层分别位于所述第一介电层的相对两侧；以及
至少一第一导通孔，贯穿所述第一介电层，以电性连接所述第一线路层与所述第二线路层。


4.根据权利要求1所述的内埋式芯片封装，其中所述增层线路结构配置于所述玻璃基板的所述第一表面，所述内埋式芯片封装还包括：
图案化导电层，配置于所述玻璃基板的所述第二表面，以使所述增层线路结构与所述图案化导电层分别位于所述玻璃基板的相对两侧；以及
锡球或铜柱，配置于所述图案化导电层上，以使所述锡球或所述铜柱与所述线路板分别位于所述图案化导电层的相对两侧。


5.根据权利要求4所述的内埋式芯片封装，其中所述芯片的所述下表面为主动表面，所述主动表面朝向所述图案化导电层且与所述图案化导电层电性连接。


6.根据权利要求4所述的内埋式芯片封装，其中所述增层线路结构通过所述导电通孔与所述图案化导电层电性连接。


7.根据权利要求1所述的内埋式芯片封装，其中所述增层线路结构配置于所述玻璃基板的所述第二表面，所述内埋式芯片封装还包括：
锡球或铜柱，配置于所述增层线路结构上，以使所述锡球或所述铜柱与所述线路板分别位于所述增层线路结构的相对两侧。


8.根据权利要求7所述的内埋式芯片封装，其中所述芯片的所述下表面为主动表面，所述主动表面朝向所述增层线路结构且与所述增层线路结构电性连接。


9.根据权利要求1所述的内埋式芯片封装，其中所述穿槽连接所述玻璃基板的所述第一表面与所述第二表面。


10.一种叠层封装结构，包括：
电路板；
至少一如权利要求4所述的内埋式芯片封装，配置于所述电路板上；以及
如权利要求7所述的内埋式芯片封装，配置于所述如权利要求4所述的内埋式芯片封装上，其中所述如权利要求7所述的内埋式芯片封装与所述电路板分别位于所述如权利要求4所述的内埋式芯片封装的相对两侧。


11.根据权利要求10所述的叠层封装结构，其中所述如权利要求7所述的内埋式芯片封装的所述锡球或所述铜柱与所述如权利要求4所述的内埋式芯片封装的所述增...

【专利技术属性】
技术研发人员：林柏丞，谭瑞敏，简俊贤，陈建州，
申请(专利权)人：欣兴电子股份有限公司，
类型：发明
国别省市：中国台湾;71