半导体存储器件制造技术

技术编号:24415197 阅读:52 留言:0更新日期:2020-06-06 11:08
公开了一种半导体存储器件,该半导体存储器件包括:在基板上的多个存储单元,每个存储单元包括存取晶体管、上拉晶体管和下拉晶体管;第一线层,在存储单元上并包括第一下着陆焊盘和第二下着陆焊盘;第二线层,在第一线层上并包括具有开口的接地线和在开口中的上着陆焊盘;以及包括字线的第三线层,在第二线层上。接地线通过第一下着陆焊盘电连接到下拉晶体管的端子。字线通过上着陆焊盘和第二下着陆焊盘电连接到存取晶体管的端子。

Semiconductor memory device

【技术实现步骤摘要】
半导体存储器件
一些专利技术构思的一些示例实施方式涉及一种半导体存储器件,更具体地,涉及包括多个存储单元的半导体存储器件。
技术介绍
半导体器件由于其小尺寸、多功能性和/或低制造成本而在电子产业中是有益的。半导体器件的示例包括存储逻辑数据的半导体存储器件、处理逻辑数据的操作的半导体逻辑器件、以及具有存储元件和逻辑元件两者的混合半导体器件。随着电子产业的先进发展,半导体器件已经日益集成。例如,越来越要求半导体器件表现出诸如高可靠性、高速度和/或多功能性的特性。半导体器件已经逐渐复杂化并集成以满足这些要求的特性。
技术实现思路
根据一些方面构思的一些示例实施方式,一种半导体存储器件可以包括:在基板上的多个存储单元,所述多个存储单元中的每个包括存取晶体管和下拉晶体管;在存储单元上的第一线层,第一线层包括第一下着陆焊盘和第二下着陆焊盘;在第一线层上的第二线层,该第二线层包括具有开口的接地线和在开口中的上着陆焊盘;以及在第二线层上的包括字线的第三线层。接地线可以通过第一下着陆焊盘电连接到下拉晶体管的端子。字线可以通过上着陆焊盘和第二下着陆焊盘电连接到存取晶体管的端子。根据一些方面构思的一些示例实施方式,一种半导体存储器件可以包括:在基板上的多个存储单元晶体管;在所述多个存储单元晶体管上的第一线层;以及在第一线层上的第二线层。第二线层可以包括接地线,该接地线具有多个开口并具有通过第一线层到所述多个存储单元晶体管中的第一存储晶体管的端子的电连接。接地线可以包括在第二方向上延伸的一对第一部分和在与第二方向相交的第一方向上延伸的一对第二部分。每个开口可以由该对第一部分和该对第二部分限定。该对第一部分中的每个第一部分在第一方向上的宽度可以大于该对第二部分中的每个第二部分在第二方向上的宽度。根据一些方面构思的一些示例实施方式,一种半导体存储器件可以包括:在基板上的多个存储单元,每个存储单元包括多个存储晶体管;以及顺序堆叠在所述多个存储单元上的第一线层、第二线层和第三线层。第一线层可以包括位线、电源线和第一下着陆焊盘。第二线层可以包括接地线和上着陆焊盘。第三线层可以包括字线。字线可以通过上着陆焊盘和第一下着陆焊盘电连接到所述多个存储晶体管中的第一存储晶体管的端子。附图说明图1示出示例电路图,其示出根据一些专利技术构思的一些示例实施方式的SRAM单元。图2示出平面图,其示出根据一些专利技术构思的一些示例实施方式的示例半导体存储器件的线层。图3示出放大平面图的示例,其示出图2的部分M。图4示出简化的透视图,其示出图2的示例部分M。图5示出图3中绘出的示例部分N的放大平面图,其包括根据图1的示例电路图的示例SRAM。图6A至图6D示出分别沿着图5的线A-A'、B-B'、C-C'和D-D'截取的剖视图的示例。图7示出图3中绘出的部分M的示例的平面图,其包括根据一些专利技术构思的一些示例实施方式的示例半导体存储器件。图8示出包括图2中绘出的部分M的线层的示例的简化透视图。图9示出图2中绘出的部分M的示例的简化透视图,其包括根据一些专利技术构思的一些示例实施方式的示例半导体存储器件。具体实施方式图1示出示例电路图,其示出根据一些专利技术构思的一些示例实施方式的示例SRAM单元。在诸如图1所示的一些示例实施方式中,静态随机存取存储器(SRAM)单元可以包括第一上拉晶体管TU1、第一下拉晶体管TD1、第二上拉晶体管TU2、第二下拉晶体管TD2、第一存取晶体管TA1和/或第二存取晶体管TA2。在一些示例实施方式中,第一上拉晶体管TU1和第二上拉晶体管TU2可以是PMOS和/或NMOS晶体管。第一下拉晶体管TD1和第二下拉晶体管TD2以及第一存取晶体管TA1和第二存取晶体管TA2可以是NMOS晶体管。在一些示例实施方式中,第一节点N1可以连接到第一上拉晶体管TU1的第一源极/漏极和/或第一下拉晶体管TD1的第一源极/漏极。电源线VDD可以连接到第一上拉晶体管TU1的第二源极/漏极,接地线VSS可以连接到第一下拉晶体管TD1的第二源极/漏极。第一上拉晶体管TU1和第一下拉晶体管TD1可以使它们的栅极彼此电连接。在一些示例实施方式中,第一上拉晶体管TU1和第一下拉晶体管TD1可以一起用作第一反相器。第一反相器可以具有与第一上拉晶体管TU1和/或第一下拉晶体管TD1的被连接的栅极对应的输入端子,和/或可以具有与第一节点N1对应的输出端子。在一些示例实施方式中,第二节点N2可以连接到第二上拉晶体管TU2的第一源极/漏极和/或第二下拉晶体管TD2的第一源极/漏极。电源线VDD可以连接到第二上拉晶体管TU2的第二源极/漏极,和/或接地线VSS可以连接到第二下拉晶体管TD2的第二源极/漏极。第二上拉晶体管TU2和第二下拉晶体管TD2可以使它们的栅极彼此电连接。因此,第二上拉晶体管TU2和第二下拉晶体管TD2可以一起用作第二反相器。第二反相器可以具有与第二上拉晶体管TU2和第二下拉晶体管TD2的被连接的栅极对应的输入端子,和/或具有与第二节点N2对应的输出端子。在一些示例实施方式中,第一反相器和第二反相器可以彼此连接以用作闩锁结构。在这种配置中,第一上拉晶体管TU1的栅极和第一下拉晶体管TD1的栅极可以电连接到第二节点N2,和/或第二上拉晶体管TU2的栅极和第二下拉晶体管TD2的栅极可以电连接到第一节点N1。第一存取晶体管TA1可以具有连接到第一节点N1的第一源极/漏极和/或连接到第一位线BL1的第二源极/漏极。第二存取晶体管TA2也可以具有连接到第二节点N2的第一源极/漏极和/或连接到第二位线BL2的第二源极/漏极。第一和/或第二存取晶体管TA1和TA2可以使它们的栅极电连接到字线WL。以上配置可以用作根据一些专利技术构思的一些示例实施方式的SRAM单元。图2示出平面图,其示出根据一些专利技术构思的一些示例实施方式的半导体存储器件的线层。图3示出放大平面图,其示出图2的示例部分M。图4示出简化透视图,其示出图2的示例部分M。在诸如图2至图4中示出的一些示例实施方式中,多个存储单元CE可以提供在基板100上。存储单元CE可以二维地布置在基板100上。在一些示例实施方式中,每个存储单元CE可以是以上参照图1讨论的SRAM单元。存储单元CE可以在其上提供有第一线层M1、第二线层M2和第三线层M3。第一线层M1、第二线层M2和第三线层M3可以顺序地堆叠。第一线层M1、第二线层M2和/或第三线层M3可以包括导电的金属氮化物(例如钛氮化物或钽氮化物)和金属(例如钛、钽、钨、铜或铝)中的一种或更多种。在诸如图3和图4中示出的一些示例实施方式中,第一线层M1可以包括在第二方向D2上延伸的第一位线BL1、第二位线BL2和/或电源线VDD。电源线VDD可以插设在第一位线BL1和/或第二位线BL2之间。当在平面图中看时,第一位线BL1、第二位线BL2和/或电源线VDD可以具有线形形状。电源线VDD可以在第一方向D1上具有比第一位线BL1和/或第二位线BL2在本文档来自技高网...

【技术保护点】
1.一种半导体存储器件,包括:/n在基板上的多个存储单元,所述多个存储单元中的每个包括存取晶体管和下拉晶体管;/n在所述存储单元上的第一线层,所述第一线层包括第一下着陆焊盘和第二下着陆焊盘;/n在所述第一线层上的第二线层,所述第二线层包括具有开口的接地线和在所述开口中的上着陆焊盘;以及/n在所述第二线层上的包括字线的第三线层,/n其中所述接地线通过所述第一下着陆焊盘电连接到所述下拉晶体管的端子,并且/n其中所述字线通过所述上着陆焊盘和所述第二下着陆焊盘电连接到所述存取晶体管的端子。/n

【技术特征摘要】
20181128 KR 10-2018-01496521.一种半导体存储器件,包括:
在基板上的多个存储单元,所述多个存储单元中的每个包括存取晶体管和下拉晶体管;
在所述存储单元上的第一线层,所述第一线层包括第一下着陆焊盘和第二下着陆焊盘;
在所述第一线层上的第二线层,所述第二线层包括具有开口的接地线和在所述开口中的上着陆焊盘;以及
在所述第二线层上的包括字线的第三线层,
其中所述接地线通过所述第一下着陆焊盘电连接到所述下拉晶体管的端子,并且
其中所述字线通过所述上着陆焊盘和所述第二下着陆焊盘电连接到所述存取晶体管的端子。


2.根据权利要求1所述的半导体存储器件,其中
所述第一线层包括位线和电源线,并且
所述位线和所述电源线在第二方向上彼此平行地延伸。


3.根据权利要求2所述的半导体存储器件,其中
所述第一下着陆焊盘和所述第二下着陆焊盘邻近所述位线,并且
所述第一下着陆焊盘和所述第二下着陆焊盘分别布置在所述第二方向上。


4.根据权利要求1所述的半导体存储器件,其中所述上着陆焊盘的至少一部分与所述第二下着陆焊盘竖直地重叠。


5.根据权利要求1所述的半导体存储器件,其中所述上着陆焊盘包括在所述开口中的一对上着陆焊盘。


6.根据权利要求1所述的半导体存储器件,其中
所述接地线具有多个开口,并且
所述接地线是网格型导电结构。


7.根据权利要求1所述的半导体存储器件,其中
所述接地线包括在第二方向上延伸的第一部分以及在与所述第二方向相交的第一方向上延伸的第二部分,并且
所述开口由一对所述第一部分和一对所述第二部分限定。


8.根据权利要求7所述的半导体存储器件,其中所述第一部分在所述第一方向上的宽度大于所述第二部分在所述第二方向上的宽度。


9.根据权利要求1所述的半导体存储器件,还包括:
在所述第三线层上的包括上字线的第四线层,
其中所述字线和所述上字线彼此电连接。


10.一种半导体存储器件,包括:
在基板上的多个存储单元晶体管;
在所述多个存储单元晶体管上的第一线层;以及
在所述第一线层上的第二线层,
其中所述第二线层包括接地线,该接地线具有多个开口并具有通过所述第一线层到所述多个存储单元晶体管中的第一存储晶体管的端子的电连接,
其中所述接地线包括在第二方向上延伸的一对第一部分以及在与所述第二方向相交的第一方向上延伸的一对第二部分,
其中每个所述开口由所述一对第一部分和所述一...

【专利技术属性】
技术研发人员:洪熙范赵龙来
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:韩国;KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1