半导体器件、存储器宏和静态随机存取存储器阵列的布局制造技术

本文公开了用于改进存储器阵列(诸如静态随机存取存储器阵列)的性能的阱拾取区域。示例性集成电路(IC)器件包括：电路区域；第一阱拾取(WPU)区域；第一阱，在电路区域中沿第一方向纵向定向并且延伸到第一WPU区域中，第一阱具有第一导电类型；以及第二阱，在电路区域中沿第一方向纵向延伸并且延伸到第一WPU区域中，第二阱具有不同于第一导电类型的第二导电类型，其中，第一阱具有位于电路区域中的第一部分和位于第一WPU区域中的第二部分，并且第一阱的第二部分的宽度大于沿垂直于第一方向的第二方向的第一阱的第一部分的宽度。本发明专利技术的实施例还涉及半导体器件、存储器宏和静态随机存取存储器阵列的布局。

Layout of semiconductor device, memory macro and SRAM array

【技术实现步骤摘要】
半导体器件、存储器宏和静态随机存取存储器阵列的布局
本专利技术的实施例涉及半导体器件、存储器宏和静态随机存取存储器阵列的布局。
技术介绍
半导体集成电路(IC)行业经历了指数增长。IC材料和设计的技术进步已经产生了多代IC，其中每一代都比前一代具有更小、更复杂的电路。在IC发展的过程中，功能密度(即，每个芯片区域的互连器件的数量)通常已经增加，而几何尺寸(即，可以使用制造工艺产生的最小部件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供收益。这种按比例缩小也增加了处理和制造IC的复杂性。例如，在诸如静态随机存取存储器(SRAM)的存储器器件中，泄漏问题在先进过程节点中变得更加严重。SRAM通常是指仅在通电时才能保留存储的数据的存储器或存储。由于SRAM单元的性能具有较大布局依赖性(例如，已观察到SRAM宏的内部SRAM单元的性能将与SRAM宏的边缘SRAM单元的性能不同)，因此实现阱拾取区域(或区)，以稳定阱电势，促进了整个SRAM宏中的均匀电荷分布，因此在SRAM阵列的SRAM单元之间实现了均匀的性能。然而，随着电路几何形状的缩小，由于掺杂剂扩散，相邻的n型阱(或n阱)和p型阱(或p阱)之间的泄漏变得更加严重。这导致在阱拾取区域中更高的n阱和p阱电阻以及更高的拾取电阻，这降低了闩锁性能。因此，尽管现有的用于SRAM宏的阱拾取区域设计对于它们的预期目的通常已经足够，但是它们不是在所有方面都已完全令人满意。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：电路区域；第一阱拾取(WPU)区域；第一阱，在所述电路区域中沿第一方向纵向定向并且延伸到所述第一阱拾取区域中，所述第一阱具有第一导电类型；以及第二阱，在所述电路区域中沿所述第一方向纵向延伸并且延伸到所述第一阱拾取区域中，所述第二阱具有不同于所述第一导电类型的第二导电类型，其中：所述第一阱具有位于所述电路区域中的第一部分和位于所述第一阱拾取区域中的第二部分，所述第一阱的所述第一部分和所述第二阱形成第一阱边界，所述第一阱的所述第二部分和所述第二阱形成第二阱边界，并且所述第一阱的所述第二部分的宽度大于沿垂直于所述第一方向的第二方向的所述第一阱的所述第一部分的宽度。本专利技术的另一实施例提供了一种存储器宏，包括：存储器位单元区域；第一阱拾取(WPU)区域，位于所述存储器位单元区域的第一侧上；第二阱拾取区域，位于所述存储器位单元区域的所述第一侧上，其中，所述存储器位单元区域、所述第一阱拾取区域和所述第二阱拾取区域沿第一方向顺序地布置；以及n型阱和p型阱，沿垂直于所述第一方向的第二方向在所述存储器位单元区域中交替布置，其中，所述n型阱沿所述第一方向延伸到所述第一阱拾取区域中，其中，所述p型阱的至少一个沿所述第一方向跨越所述第一阱拾取区域延伸并且延伸到所述第二阱拾取区域，其中，所述n型阱中的至少一个具有位于所述第一阱拾取区域中的部分，所述部分的宽度大于沿所述第二方向的所述存储器位单元区域中的另一部分的宽度。本专利技术的又一实施例提供了一种静态随机存取存储器(SRAM)阵列的布局，包括：存储器位单元区；阱拾取(WPU)区，与所述存储器位单元区相邻；n型阱和p型阱，均在所述存储器位单元区和所述阱拾取区中沿第一方向纵向定向，所述n型阱和所述p型阱之间具有阱边界；第一鳍，在所述存储器位单元区和所述阱拾取区中沿所述第一方向纵向定向，所述第一鳍包括位于所述n型阱上方的第一段和位于所述p型阱上方的第二段，所述第二段与所述第一段断开；以及栅极结构，位于所述存储器位单元区中的所述第一鳍上方，并且沿垂直于所述第一方向的第二方向纵向定向。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据本专利技术的各个方面的具有嵌入式存储器宏的集成电路(IC)的简化框图。图2是根据本专利技术的各个方面的可以在存储器宏的存储器单元中实现的单端口SRAM单元的电路图。图3是根据一些实施例的鳍式场效应晶体管(FinFET)的立体图。图4是根据本专利技术的各个方面的可以在存储器宏的存储器单元中实现的单端口SRAM单元的平面图。图5、图7、图8和图9是根据本专利技术的各个方面的存储器阵列的一部分的局部平面图。图6是根据本专利技术的各个方面的存储器阵列的一部分的局部示意图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术在各个示例中可以重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。此外，在下面的本专利技术中，在另一部件上、连接到和/或耦合至另一部件上的部件的形成可以包括其中部件形成为直接接触的实施例，并且还可以包括其中可以形成插入部件的附加部件的实施例，使得部件可以不直接接触。另外，例如，空间相对术语“下部”、“上部”、“水平”、“垂直”、“之上”、“上方”、“下方”、“下面”、“向上”、“向下”、“顶部”、“底部”等及其派生词(例如，“水平地”、“向下地”、“向上地”等)用于便于本专利技术的一个部件与另一部件的关系。空间相对术语旨在覆盖包括部件的器件的不同定向。更进一步，当用“约”、“近似”等描述数字或数字范围时，除非另有说明，否则该术语旨在涵盖所描述的数字的+/-10％以内的数字。例如，术语“约5nm”涵盖从4.5nm至5.5nm的尺寸范围。本专利技术总体上涉及半导体器件，并且更具体地涉及在存储器宏的阱拾取(WPU)区域中的n阱和p阱的布置。WPU区域在存储器宏中提供阱拾取结构(或分接头结构)，例如阱分接头接触插塞。阱拾取结构提供对存储器宏中的晶体管下方的n阱和p阱的访问。例如，测试器引脚可以接触阱拾取结构以在制造测试期间向阱提供电压。例如，封装件引脚或焊盘可以连接到具有存储器宏的最终IC中的阱拾取结构。n阱和p阱(掺杂有相反的掺杂剂)在存储器宏中交替布置(即，n阱位于p阱附近，p阱位于另一个n阱附近)并且具有单独的阱拾取结构。相反的掺杂剂通过相邻的n阱和p阱之间的阱边界扩散，并且沿阱边界产生扩散区。扩散区减小了n阱和p阱的有效宽度，并且导致更高的阱拾取电阻。随着现代技术节点的发展，n阱和p阱的宽度不断按比例缩小，扩散区对阱拾取电阻的负面影响变得更加威胁电路功能。例如，相反掺杂的阱之间的泄漏电流成为具有较高阱拾取电阻的问题，因为它可能更容易触发电路中的闩锁。本专利技术的目的是通过在存储器宏的WPU区域中布置n阱和p阱以减小阱拾取电阻来减轻该问题。图1示出了具有存本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n电路区域；/n第一阱拾取(WPU)区域；/n第一阱，在所述电路区域中沿第一方向纵向定向并且延伸到所述第一阱拾取区域中，所述第一阱具有第一导电类型；以及/n第二阱，在所述电路区域中沿所述第一方向纵向延伸并且延伸到所述第一阱拾取区域中，所述第二阱具有不同于所述第一导电类型的第二导电类型，/n其中：/n所述第一阱具有位于所述电路区域中的第一部分和位于所述第一阱拾取区域中的第二部分，/n所述第一阱的所述第一部分和所述第二阱形成第一阱边界，/n所述第一阱的所述第二部分和所述第二阱形成第二阱边界，并且/n所述第一阱的所述第二部分的宽度大于沿垂直于所述第一方向的第二方向的所述第一阱的所述第一部分的宽度。/n

【技术特征摘要】
20181126 US 62/771,455;20191018 US 16/657,4211.一种半导体器件，包括：
电路区域；
第一阱拾取(WPU)区域；
第一阱，在所述电路区域中沿第一方向纵向定向并且延伸到所述第一阱拾取区域中，所述第一阱具有第一导电类型；以及
第二阱，在所述电路区域中沿所述第一方向纵向延伸并且延伸到所述第一阱拾取区域中，所述第二阱具有不同于所述第一导电类型的第二导电类型，
其中：
所述第一阱具有位于所述电路区域中的第一部分和位于所述第一阱拾取区域中的第二部分，
所述第一阱的所述第一部分和所述第二阱形成第一阱边界，
所述第一阱的所述第二部分和所述第二阱形成第二阱边界，并且
所述第一阱的所述第二部分的宽度大于沿垂直于所述第一方向的第二方向的所述第一阱的所述第一部分的宽度。


2.根据权利要求1所述的半导体器件，还包括：
第二阱拾取区域，
其中：
所述第一阱拾取区域设置在所述电路区域和所述第二阱拾取区域之间，
所述第二阱还延伸到所述第二阱拾取区域中，并且
所述第二阱具有位于所述第二阱拾取区域中的部分，所述部分的宽度大于沿所述第二方向的所述电路区域或所述第一阱拾取区域中的所述第二阱的其他部分的宽度。


3.根据权利要求2所述的半导体器件，其中，所述第二阱拾取区域中的所述第二阱的所述部分的宽度大于沿所述第二方向的所述第一阱拾取区域中的所述第一阱的所述第二部分的的宽度。


4.根据权利要求2所述的半导体器件，还包括：
第一接触部件，设置在所述第一阱拾取区域中的所述第一阱上方并且沿所述第一方向以第一行数布置；以及
第二接触部件，设置在所述第二阱拾取区域中的所述第二阱上方，并且沿所述第一方向以第二行数布置。<...

【专利技术属性】
技术研发人员：杨智铨，杨昌达，王屏薇，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71