半导体封装制造技术

一种半导体封装包括衬底封装基板、第一半导体芯片和第二半导体芯片。衬底封装基板包括设置有再分布层的再分布区域，多个竖直导电通道连接到所述再分布层，并且凹陷区域从所述再分布区域的上表面凹进。衬底封装基板还包括：转接板，在所述凹陷区域中，所述转接板包括基板、设置在所述基板的上表面处的多个上焊盘、以及分别连接到所述多个上焊盘以穿过所述基板的多个贯通电极。第一半导体芯片和第二半导体芯片安装在延伸区域和转接板上并且水平地彼此分开设置。从平面图的角度，所述转接板被设置为与所述第一半导体芯片和所述第二半导体芯片中的每一个的一部分重叠。

Semiconductor package

【技术实现步骤摘要】
半导体封装相关申请的交叉引用本申请要求于2018年11月23日在韩国知识产权局提交的韩国专利申请10-2018-0146762的优先权的权益，该申请的公开内容通过引用全部并入本文。
本专利技术构思涉及一种半导体封装及一种制造半导体封装的方法，更具体地，涉及一种包括再分布层的半导体封装及其制造方法。
技术介绍
近来，在电子产品市场中，对便携式电子设备的需求正在迅速增长，因此不断需要配备在便携式电子设备中的小型化且轻量化的电子元件。虽然为了使电子元件小型化和轻量化而减小了每个半导体封装的总厚度，但是增加存储器容量的需求不断增加。因此，晶圆级封装正用于在半导体封装的受限结构中高效地布置半导体芯片。
技术实现思路
本专利技术构思的各方面提供了一种半导体封装，其包括再分布层并且增强多个半导体芯片之间的互连的可靠性。然而，本专利技术构思不限于上述内容，本领域普通技术人员从下面的描述中将清楚地理解本文未描述的其他目的。根据本专利技术构思的一个方面，一种半导体封装包括衬底封装基板、第一半导体芯片和第二半导体芯本文档来自技高网...

【技术保护点】
1.一种半导体封装，包括：/n衬底封装基板，包括：/n设置有再分布层的再分布区域，多个竖直导电通道连接到所述再分布层，并且凹陷区域从所述再分布区域的上表面凹进；以及/n转接板，在所述凹陷区域中，所述转接板包括基板、设置在所述基板的上表面处的多个上焊盘、以及分别连接到所述多个上焊盘以穿过所述基板的多个贯通电极；以及/n第一半导体芯片和第二半导体芯片，各自包括多个导电互连端子，所述多个导电互连端子分别连接到所述多个上焊盘和在所述再分布区域的所述上表面处暴露的所述竖直导电通道，所述第一半导体芯片和所述第二半导体芯片安装在所述再分布区域和所述转接板上并且水平地彼此分开设置，/n其中，从平面图的角度，所...

【技术特征摘要】
20181123 KR 10-2018-01467621.一种半导体封装，包括：
衬底封装基板，包括：
设置有再分布层的再分布区域，多个竖直导电通道连接到所述再分布层，并且凹陷区域从所述再分布区域的上表面凹进；以及
转接板，在所述凹陷区域中，所述转接板包括基板、设置在所述基板的上表面处的多个上焊盘、以及分别连接到所述多个上焊盘以穿过所述基板的多个贯通电极；以及
第一半导体芯片和第二半导体芯片，各自包括多个导电互连端子，所述多个导电互连端子分别连接到所述多个上焊盘和在所述再分布区域的所述上表面处暴露的所述竖直导电通道，所述第一半导体芯片和所述第二半导体芯片安装在所述再分布区域和所述转接板上并且水平地彼此分开设置，
其中，从平面图的角度，所述转接板被设置为与所述第一半导体芯片和所述第二半导体芯片中的每一个的一部分重叠。


2.根据权利要求1所述的半导体封装，其中，所述上焊盘的最小间距小于在所述再分布区域的所述上表面处暴露的所述竖直导电通道的最小间距。


3.根据权利要求1所述的半导体封装，其中，所述竖直导电通道具有渐缩形状，其中，所述渐缩形状的宽度随着远离所述第一半导体芯片和所述第二半导体芯片而逐渐增大。


4.根据权利要求1所述的半导体封装，其中：
所述转接板包括晶圆基板，并且
所述贯通电极穿过所述晶圆基板并直接连接到所述竖直导电通道，所述竖直导电通道直接连接到设置在所述转接板下方的所述再分布层。


5.根据权利要求1所述的半导体封装，其中：
所述第一半导体芯片包括单个逻辑芯片，并且
所述第二半导体芯片包括存储器芯片组，所述存储器芯片组使得多条数据能够在所述存储器芯片组的存储器芯片之间合并。


6.根据权利要求5所述的半导体封装，其中：
所述第一半导体芯片和所述第二半导体芯片通过所述转接板在所述第一半导体芯片与所述第二半导体芯片之间传输数据信号，并且
所述第一半导体芯片和所述第二半导体芯片中的每一个通过一组所述竖直导电通道和所述再分布层被供电或接地。


7.根据权利要求1所述的半导体封装，还包括：
层间绝缘层，围绕所述再分布层和所述多个竖直导电通道；以及
模制部件，至少围绕所述第一半导体芯片和所述第二半导体芯片中的每一个的侧表面以及所述衬底封装基板的上表面，
其中，所述层间绝缘层的侧表面和所述模制部件的侧表面是共面的。


8.根据权利要求7所述的半导体封装，在所述再分布区域的所述上表面处暴露的所述竖直导电通道的最上表面、所述层间绝缘层的最上表面和所述转接板的最上表面是共面的。


9.一种半导体封装，包括：
衬底封装基板，包括：
绝缘材料部分，由层间绝缘层形成，所述绝缘材料部分包括凹陷区域并且包括再分布区域，其中，在所述再分布区域中，多个再分布层被设置为连接到多个竖直导电通道；以及
转接板，设置在所述凹陷区域中，所述转接板包括衬底基板、设置在所述衬底基板的上表面处的多个上焊盘、以及分别连接到所述多个上焊盘以穿过所述衬底基板的多个贯通电极；
第一半导体芯片，安装在所述衬底封装基板上，所述第一半导体芯片包括：
多个第一导电互连端子，分别连接到所述多个上焊盘中的第一组上焊盘；以及
多个第二导电互连端子，分别连接到在所述凹陷区域外部的所述多个竖直导电通道中的第一组竖直导电通道；以及
第二半导体芯片，安装在所述衬底封装基板上以与所述第一半导体芯片水平地间隔开，所述第二半导体芯片包括：
多个第三导电互连端子，分别连接到所述多个上焊盘中的第二组上焊盘；以及
多个第四导电互连端子，分别连接到在所述凹陷区域外部的所述多个竖直导电通道中的第二组竖直导电通道，
其中，从平面图的角度，所述转接板被设置为与所述第一半导体芯片和所述第二半导体芯片中的每一个的一部分重叠。


10.根据权利要求9所述的半导体封装，其中：
所述第一导电互连端子的最小间距小于所述第二导电互连端子的最小间距；以及
所述第三导电互连端子的最小间距小于所述第四导电互连端子的最小间距。


11.根据权利要求10所述的半导体封装，其中：
所述第一导电互连端子和所述第三导电互连端子分别是连接到所述第一半导体芯片和所述第二半导体芯片中的每一个的输入/输出电路的输入/输出端子；以及
所述第二导电互连端子和所述第四导电互连端子分别是进行连接以对所述第一半导体芯片和所述第二半导体芯片中的每一个提供电力和接地的电力端子。


12.根据权利要求9所述的半导体封装，还包括：
包封层，形成在所述衬...

【专利技术属性】
技术研发人员：柳承官，崔允硕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR