集成芯片及形成集成芯片的方法技术

在一些实施例中，提供一种集成芯片及一种形成集成芯片的方法。集成芯片包括设置在半导体衬底之上的金属化结构，其中金属化结构包括设置在层间介电结构中的内连结构。钝化层设置在金属化结构之上，其中内连结构的上表面至少部分地设置在钝化层的相对的内侧壁之间。侧壁间隔件沿着钝化层的相对的内侧壁设置，其中侧壁间隔件具有经圆化的侧壁。导电结构设置在钝化层、侧壁间隔件的经圆化的侧壁及内连结构的上表面上。

Integrated chip and method of forming integrated chip

【技术实现步骤摘要】
集成芯片及形成集成芯片的方法
本专利技术实施例是有关于一种集成芯片及一种形成集成芯片的方法。
技术介绍
现代集成芯片包括排列在半导体衬底上/内的数百万个或数十亿个半导体装置。所述半导体装置连接到包括内连结构的金属化结构。所述内连结构包括将半导体装置彼此电连接的多个导电特征(例如，导线、通孔及触点)。通常，所述内连结构终止在位于金属化结构之上的接垫处。所述接垫可包括金属层，所述金属层提供从集成芯片到外部组件(例如，集成芯片封装体)的导电连接。
技术实现思路
本专利技术实施例提供一种集成芯片，所述集成芯片包括：半导体衬底、金属化结构、钝化层、侧壁间隔件及导电结构。所述金属化结构设置在所述半导体衬底之上，所述金属化结构包括设置在层间介电结构中的内连结构。所述钝化层设置在所述金属化结构之上，其中所述内连结构的上表面至少部分地设置在所述钝化层的相对的内侧壁之间。所述侧壁间隔件沿着所述钝化层的所述相对的内侧壁设置，所述侧壁间隔件具有多个经圆化的侧壁。所述导电结构设置在所述钝化层、所述侧壁间隔件的所述多个经圆化的侧壁及所述内连结构的所述上表面上，其中所述导电结构是接垫及/或重布线层。本专利技术实施例提供一种集成芯片，所述集成芯片包括：半导体衬底、金属化结构、刻蚀停止层、钝化层、侧壁间隔件及导电结构。所述金属化结构设置在所述半导体衬底之上，所述金属化结构包括设置在层间介电结构中的内连结构。所述刻蚀停止层设置在所述金属化结构上，其中所述内连结构包括最上部导电元件，所述最上部导电元件至少部分地设置在所述刻蚀停止层的相对的内侧壁之间。所述钝化层设置在所述刻蚀停止层上，所述钝化层包括相对的内侧壁，所述相对的内侧壁从所述刻蚀停止层的上表面延伸到所述钝化层的上表面。所述侧壁间隔件设置在所述刻蚀停止层上且沿着所述钝化层的所述相对的内侧壁设置，其中所述侧壁间隔件具有面向彼此的多个经圆化的侧壁。所述导电结构设置在所述最上部导电元件、所述刻蚀停止层的所述相对的内侧壁、所述侧壁间隔件的所述多个经圆化的侧壁及所述钝化层的所述上表面上。本专利技术实施例提供一种形成集成芯片的方法，所述方法包括：在半导体衬底之上形成金属化结构且在所述半导体衬底上形成半导体装置，所述金属化结构包括设置在层间介电结构中的内连结构；在所述金属化结构之上形成刻蚀停止层；在所述刻蚀停止层上形成介电层；移除所述介电层的一部分以形成钝化层，其中所述钝化层的相对的内侧壁界定第一开口；在所述刻蚀停止层上且沿着所述钝化层的所述相对的内侧壁形成侧壁间隔件，其中所述侧壁间隔件形成有多个经圆化的侧壁；移除所述刻蚀停止层的一部分以形成暴露出所述内连结构的第二开口；以及形成接垫或重布线层，所述接垫或所述重布线层与所述多个经圆化的侧壁、所述钝化层的上表面及所述内连结构接触。附图说明结合附图阅读以下详细说明，会最好地理解本公开的各方面。注意，根据行业中的标准惯例，各种特征未按比例绘制。事实上，为论述的清晰起见，可任意地增大或减小各种特征的尺寸。图1A到图1B示出集成电路的一些实施例的各种视图，所述集成电路具有减小接垫颈缩(bondpadnecking)的侧壁间隔件。图2A到图2B示出集成电路的一些实施例的各种视图，所述集成电路具有减小重布线层颈缩(redistributionlayernecking)的侧壁间隔件。图3A到图3B示出图1A到图1B所示集成电路的一些实施例的各种剖视图。图4到图12示出形成图3A到图3B所示集成电路的一些实施例的一系列剖视图。图13示出形成集成电路的方法的一些实施例的流程图，所述集成电路具有减小接垫颈缩的侧壁间隔件。[符号说明]100：集成电路102：半导体衬底104：半导体装置106：源极/漏极区108：栅极介电质110：栅极电极112：金属化结构116：层间介电结构118：内连结构119：最上部导电元件119s：第三内侧壁119u：上表面120：钝化层120s：第一内侧壁122：侧壁间隔件122s：经圆化的侧壁124：接垫124p、202p、204p：周界202：重布线层204：顶盖层206：输入/输出结构302：区域304：刻蚀停止层304s：第二内侧壁402：第一介电层502：第一开口504：第一刻蚀602：第二介电层702：第二刻蚀802：第三刻蚀804：第二开口902：导电层1002：掩模层1004：第四刻蚀1102：剥离剂1300：流程图1302、1304、1306、1308、1310：动作D：距离H：高度T1：第一厚度T2：第二厚度T3：第三厚度具体实施方式将参考图式阐述本公开，在图式中自始至终使用相似的参考编号来指代相似的元件，且在图式中所说明的结构未必按比例绘制。应了解，此详细说明及对应的图绝不限制本公开的范围，且所述详细说明及各图仅提供几个实例来说明可展示本专利技术概念的一些方式。本公开提供许多不同的实施例或实例以实施本公开的不同特征。下文阐述组件及排列的具体实例以使本公开简明。当然，这些仅是实例，并不旨在进行限制。举例来说，在以下说明中，第一特征形成在第二特征之上或形成在第二特征上可包括第一特征与第二特征形成为直接接触的实施例，且还可包括额外特征可形成在第一特征与第二特征之间使得第一特征与第二特征不可直接接触的实施例。另外，本公开可在各种实例中重复使用参考编号及/或字母。此重复是出于简明及清晰目的，本质上并不规定所述的各种实施例及/或配置之间的关系。此外，为便于说明起见，本文中可使用例如“在…之下(beneath)”、“低于(below)”、“下部(lower)”、“在…上方(above)”、“上部(upper)”等空间相对用语来阐述一个元件或特征与另外的元件或特征之间的关系，如图中所说明。除了图中所绘示的定向之外，所述空间相对用语还旨在囊括器件在使用或操作中的不同定向。可以其他方式对设备进行定向(旋转90度或处于其他定向)，且同样地可对本文中所使用的空间相对描述符加以相应地解释。一些集成芯片(integratedchip，IC)包括设置在半导体衬底上/内的多个半导体装置(例如，金属氧化物半导体场效晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET))。金属化结构设置在半导体衬底之上。所述金属化结构包括将所述多个半导体装置电耦合在一起的内连结构(例如，铜内连线)。通常，钝化层设置在所述金属化结构之上。多个接垫设置在金属化层之上且延伸穿过钝化层以在内连结构与输入/输出(Input/Output，I/O)结构(例如，打线接合(wirebond)、焊料凸块(solde本文档来自技高网...

【技术保护点】
1.一种集成芯片，包括：/n半导体衬底；/n金属化结构，设置在所述半导体衬底之上，所述金属化结构包括设置在层间介电结构中的内连结构；/n钝化层，设置在所述金属化结构之上，其中所述内连结构的上表面至少部分地设置在所述钝化层的相对的内侧壁之间；/n侧壁间隔件，沿着所述钝化层的所述相对的内侧壁设置，所述侧壁间隔件具有多个经圆化的侧壁；以及/n导电结构，设置在所述钝化层、所述侧壁间隔件的所述多个经圆化的侧壁及所述内连结构的所述上表面上，其中所述导电结构是接垫及/或重布线层。/n

【技术特征摘要】
20181031 US 62/753,536;20190520 US 16/416,6141.一种集成芯片，包括：
半导体衬底；
金属化结构，设置在所述半导体衬底之上，所述金属化结构包括设置在层间介电结构中的内连结构；
钝化层，设置在所述金属化结构之上，其中所述内连结构的上表面至少部分地设置在所述钝化层的相对的内侧壁之间；
侧壁间隔件，沿着所述钝化层的所述相对的内侧壁设置，所述侧壁间隔件具有多个经圆化的侧壁；以及
导电结构，设置在所述钝化层、所述侧壁间隔件的所述多个经圆化的侧壁及所述内连结构的所述上表面上，其中所述导电结构是接垫及/或重布线层。


2.根据权利要求1所述的集成芯片，其中所述导电结构的第一上表面设置在所述钝化层的所述相对的内侧壁之间且设置在所述钝化层的上表面之下。


3.根据权利要求2所述的集成芯片，其中所述导电结构包括经圆化的侧壁，所述侧壁从所述导电结构的所述第一上表面延伸到所述导电结构的第二上表面，且其中所述导电结构的所述第二上表面设置在所述钝化层的所述上表面之上且横向延伸超过所述钝化层的所述相对的内侧壁中的一者。


4.根据权利要求1所述的集成芯片，还包括：
刻蚀停止层，设置在所述钝化层与所述金属化结构之间，其中所述导电结构设置在所述刻蚀停止层的相对的内侧壁上。


5.一种集成芯片，包括：
半导体衬底；
金属化结构，设置在所述半导体衬底之上，所述金属化结构包括设置在层间介电结构中的内连结构；
刻蚀停止层，设置在所述金属化结构上，其中所述内连结构包括最上部导电元件，所述最上部导电元件至少部分地设置在所述刻蚀停止层的相对的内侧壁之间；
钝化层，设置在所述刻蚀停止层上，所述钝化层包括相对的内侧壁，所述相对的内侧壁从所述刻蚀停止层的上表面延伸到所述钝化层的上表面；
侧壁间隔件，设置在所述刻蚀停止层...

【专利技术属性】
技术研发人员：亚历山大卡尔尼斯基，郑光茗，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71