半导体器件和形成半导体器件的方法技术

提供了一种半导体器件。半导体器件可以包括半导体衬底，该半导体衬底包括有源区域，在有源区域上方的金属层结构，其中，金属层结构被配置为形成电触点，该金属层结构包括焊接区域、缓冲区域及焊接区域和缓冲区域之间的阻挡区域，其中，在阻挡区域中，金属层结构比在焊接区域和缓冲区域中更远离有源区域，并且其中，焊接区域和缓冲区域中的每个与有源区域直接接触或者与在有源区域和金属层结构之间布置的布线层结构直接接触。

Semiconductor devices and methods of forming semiconductor devices

【技术实现步骤摘要】
半导体器件和形成半导体器件的方法
各种实施例总体上涉及半导体器件和形成半导体器件的方法。
技术介绍
最近刚刚开发了在晶体管外形(TO)封装中使用铜(Cu)夹，其中将软焊料、扩散焊料或焊膏用于夹子(clip)附接。在夹子附接期间，焊料覆盖(在夹子下面)是关键工艺，其被控制以确保夹子下方的大于约80％被焊料覆盖。这对于获得低RDS(on)、高功率效率以及从源极焊盘到引线框架的良好互连是重要的。然而，控制焊料渗出并同时确保夹子下的良好焊料覆盖是具有挑战性的。过量的焊料渗出可能污染焊盘，这可能在渗出的焊料到达附加的接合焊盘(触点)的情况下导致短路，并且可能在引线键合期间导致焊盘上的不粘焊。在现有技术中，提供夹子和附加接合焊盘之间的间隙，以防止渗出的焊料到达附加的接合焊盘。然而，这可能具有芯片尺寸增加的缺点。相反，减小夹子尺寸导致高RDS(on)、通过夹子的芯片冷却更差、关于安全操作区域(SOA)的性能更差、以及成本效率降低。
技术实现思路
提供了一种半导体器件。半导体器件可以包括半导体衬底，该半导体衬底包括有源区域，在有源区域上方的金属层结构，其中，金属层结构被配置为形成电触点，该金属层结构包括焊接区域、缓冲区域及焊接区域和缓冲区域之间的阻挡区域，其中，在阻挡区域中，金属层结构比在焊接区域和缓冲区域中更远离有源区域，并且其中，焊接区域和缓冲区域中的每个与有源区域直接接触或者与在有源区域和金属层结构之间布置的布线层结构直接接触。附图说明在附图中，相似的附图标记在全部不同视图中通常指代相同的部件。附图不一定按比例绘制，而是通常将重点放在说明本专利技术的原理上。在以下描述中，参考以下附图描述本专利技术的各种实施例，其中：图1示出了根据现有技术的半导体器件；图2A至2C各自示出了根据各种实施例的半导体器件的示意性截面图；图3示出了根据各种实施例的半导体器件的阻挡结构的放大视图；图4示出了根据各种实施例的半导体器件的钝化层的示意性顶视图；图5A和图5B各自示出了根据各种实施例的半导体器件的钝化层的示意性顶视图；图6示出了根据各种实施例的形成半导体器件的方法的流程图。具体实施方式以下具体实施方式参考了附图，附图通过图示的方式示出了可以实践本专利技术的具体细节和实施例。本文使用词语“示例性”来表示“用作示例、实例或说明”。本文描述为“示例性”的任何实施例或设计不一定被解释为比其他实施例或设计更优选或更有优势。关于在侧面或表面“上方”形成的沉积材料使用的词语“在……上方”可以在本文中用于表示沉积材料可以“直接”形成在隐含的侧面或表面上，例如直接接触。关于在侧面或表面“上方”形成的沉积材料使用的词语“在……上方”可以在本文中用于表示沉积材料可以“间接地”形成在隐含的侧面或表面上，其中在隐含的侧面或表面与沉积材料之间布置一个或多个附加层。如图1所示，在根据现有技术的半导体器件100中，例如，在晶体管中，金属夹104可以焊接到金属层结构108，其中金属层结构108被配置为电触点。在焊接过程中，焊料106可能从夹子104下方渗出。例如，主要可以在夹子104的左侧看到渗出的焊料106。同样在底部的放大视图中，大部分焊料布置在夹子104的左侧。渗出的焊料106可能导致一方面由于在夹子104和金属层结构108之间的间隙中缺少焊料106另一方面由于间隙外的过量焊料106而引起的若干不希望的效果。焊料可以是焊料金属或焊料金属膏。举例来说，焊料可以是无铅的或者可以包括铅。焊料可包括或基本上由以下材料中的一种或多种组成：SnAg和/或Pb和/或SnAgSb。关于间隙外的过量焊料106，焊料渗出可能到达形成另外的电触点并且位于金属层结构108附近的接合焊盘112。因此，渗出的焊料106可以在金属层结构108和一个或多个接合焊盘112之间形成短路接触。即使焊料106没有完全到达接合焊盘112，液体焊料106也可能释放污染物，这些污染物可能沉积在附近的接合焊盘112上。在引线键合工艺期间，受污染的接合焊盘112可以比未受污染的接合焊盘112的粘附力小，这可能在引线键合期间导致所谓的“焊盘上的不粘接”。即，与接合焊盘接触的导线，例如如图1的底部图像所示，可能容易失去与接合焊盘112的接触，从而可能损害半导体器件100的可靠性。此外，金属层结构108上的过量焊料106可以降低对封装材料的粘附力，封装材料例如是可以布置在金属层结构108和夹子104上的模具(未示出)。在各种实施例中，在半导体器件中形成阻挡区域。阻挡结构被配置为将焊料(该焊料可用于将接触结构(例如夹子)焊接到金属层结构(其被配置为半导体器件的电触点))限制到焊接区域，即，形成焊料储存(reservoir)。因此，一方面可以确保在焊接区域中保留足够的焊料以确保超过80％的接触结构(夹子)焊料表面被焊料覆盖，另一方面，可以确保没有或只有少量焊料溢出阻挡区域朝向缓冲区域。焊接区域、阻挡区域和缓冲区域都可以被金属层结构覆盖，并且在阻挡区域中，金属层结构可以更远离半导体衬底，半导体衬底是半导体器件的一部分，并且在其中或其上形成有源区域。有源区域可以被金属层结构覆盖。即，在半导体器件中包括阻挡基底结构，以便形成用于焊料渗出控制的焊料储存。可以通过在半导体衬底上或上方布置阻挡基底结构并且通过在半导体衬底上方且在阻挡基底结构上方布置金属层结构来形成阻挡结构。图2A至2C各自示出了根据各种实施例的半导体器件200的示意性截面图，图3示出了根据各种实施例的半导体器件200的阻挡结构220的放大视图，图4示出了根据各种实施例的半导体器件200的钝化层的示意性顶视图，并且图5A和图5B各自示出了根据各种实施例的半导体器件200的钝化层的示意性顶视图。在各种实施例中，半导体器件200可以包括在半导体衬底234上方形成的金属层结构108。半导体器件200可以包括器件的有源区域226。有源区域226可以暴露在半导体衬底234的第一表面(例如，顶表面，例如图2A和图2C中)上，或者可以被例如布线层结构236覆盖(参见图2B)。有源区域226可以被金属层结构108覆盖。金属层结构108可以是单个金属层108或包括多个金属层的金属层堆叠108。金属层结构的金属可以包括通常用于形成电触点并适用于半导体器件200的任何金属或金属组合或由其组成，例如铜、铜合金、铜铬合金、金、铝、镍、镍合金、钛、钛合金、钨、钨合金和/或钛钨合金。金属层结构108的厚度可以在约100nm至约100μm的范围内，例如在约1μm至约10μm的范围内，例如约5μm。金属层结构108和(如果适用的话)布线层结构236可以如本领域中已知的通过沉积工艺，例如，气相沉积工艺、电镀工艺等形成。可以使用掩模，例如使用光刻掩模工艺，进行金属层结构108和(如果适用的话)布线层结构236的结构化。布线层结构236可以是单个金属层236或包括多个金属层的金属层堆叠236。布线层结构本文档来自技高网...

【技术保护点】
1.一种半导体器件(200)，包括：/n半导体衬底(234)，包括有源区域(226)；/n金属层结构(108)，在所述有源区域(226)上方，其中，所述金属层结构(108)被配置为形成电触点，所述金属层结构(108)包括：/n焊接区域(230)，/n缓冲区域(232)，/n在所述焊接区域(230)和所述缓冲区域(232)之间的阻挡区域(220)，/n其中，在所述阻挡区域(220)中，所述金属层结构(108)布置在包括介电材料或由介电材料组成的阻挡基底结构(228)上方；以及/n钝化层(224)，所述钝化层在所述有源区域(226)外部的所述半导体衬底(234)上方与所述阻挡基底结构(228)同时形成，/n其中，所述钝化层(224)的材料与所述阻挡基底结构(228)的介电材料相同，/n其中，在所述阻挡区域(220)中，所述金属层结构(108)比在所述焊接区域(230)和所述缓冲区域(232)中更远离所述有源区域(226)；/n其中，所述焊接区域(230)和所述缓冲区域(232)中的每个与所述有源区域(226)直接接触，或者与在所述有源区域(226)和所述金属层结构(108)之间布置的布线层结构(236)直接接触。/n...

【技术特征摘要】
20181004 DE 102018124497.51.一种半导体器件(200)，包括：
半导体衬底(234)，包括有源区域(226)；
金属层结构(108)，在所述有源区域(226)上方，其中，所述金属层结构(108)被配置为形成电触点，所述金属层结构(108)包括：
焊接区域(230)，
缓冲区域(232)，
在所述焊接区域(230)和所述缓冲区域(232)之间的阻挡区域(220)，
其中，在所述阻挡区域(220)中，所述金属层结构(108)布置在包括介电材料或由介电材料组成的阻挡基底结构(228)上方；以及
钝化层(224)，所述钝化层在所述有源区域(226)外部的所述半导体衬底(234)上方与所述阻挡基底结构(228)同时形成，
其中，所述钝化层(224)的材料与所述阻挡基底结构(228)的介电材料相同，
其中，在所述阻挡区域(220)中，所述金属层结构(108)比在所述焊接区域(230)和所述缓冲区域(232)中更远离所述有源区域(226)；
其中，所述焊接区域(230)和所述缓冲区域(232)中的每个与所述有源区域(226)直接接触，或者与在所述有源区域(226)和所述金属层结构(108)之间布置的布线层结构(236)直接接触。


2.根据权利要求1所述的半导体器件(200)，
其中，所述阻挡基底结构(228)是单个阻挡基底层或包括多个阻挡基底层的阻挡基底层堆叠。


3.根据权利要求1或2所述的半导体器件(200)，
其中，所述阻挡基底结构(228)的介电材料包括一组介电材料中的至少一种材料或由一组介电材料中的至少一种材料组成，所述组包括：
酰亚胺；
氧化物；以及
氮化物。


4.根据权利要求1所述的半导体器件(200)，
其中，所述阻挡基底结构(228)包括金属。


5.根据权利要求4所述的半导体器件(200)，
其中，所述阻挡基底结构(228)的金属与所述金属层结构(108)的金属相同。


6.根据权利要求1至5中任一项所述的半导体器件(200)，还包括：
另外的电触点(112)，
其中，所述阻挡区域(220)布置在所述焊接区域(230)和所述另外的电触点(112)之间。


7.根据权利要求1至6中任一项所述的半导体器件(200)，
其中，形成所述阻挡基底结构(228)以环绕所述焊接区域(230)。


8.根据权利要求1至7中任一项所述的半导体器件(200)，
其中，所述阻挡基底结构(228)形成为圆形、椭圆形或多边形环。


9.根据权利要求1至8中任一项所述的半导体器件(200)，
其中，将所述阻挡基底结构(228)成形为中断的环。


10.根据权利要求1至9中任一项所述的半导体器件(200)，
其中，将所述阻挡基底结构(228)成形为连续的环。


11.根据权利要求1至10中任一项所述的半导体器件(200)，还包括：
所述阻挡区域(220)和所述缓冲区域(232)之间的另外的阻挡区域(220_2)。


12.根据权利要求11所述的半导体器件(200)，
其中，形成所述另外的阻挡区域(220_2)以环绕所述阻挡区域(220)。


13.根据权利要求1至12中任一项所述的半导体器件(200)，
其中，所述金属层结构(108)是单个金属层或包括多个金属层的金属层堆叠。


14.根据权利要求1至13中任一项所述的半导体器件(200)，
其中，所述金属层结构(108)的金属包括一组金属和金属合金中的至少一种金属或金属合金，该组金属和金属合金由以下组成：
铜；
铜合金；
铜铬合金；
金；
铝；
镍；
镍合金；
钛；

【专利技术属性】
技术研发人员：S·拜尔，M·A·博代亚，黄佳艺，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE