晶片级半导体封装及晶片级半导体封装模块制造技术

本公开提供一种晶片级半导体封装及一种晶片级半导体封装模块。所述晶片级半导体封装包括：半导体芯片，包括第一表面及第二表面；重布线层，在所述半导体芯片的所述第一表面上；凸块下金属(UBM)层，在所述重布线层上；以及焊料凸块，在所述凸块下金属层上，且所述焊料凸块覆盖所述凸块下金属层的两个外侧表面。本公开的晶片级半导体封装可提高耐久性。

Chip level semiconductor package and chip level semiconductor package module

【技术实现步骤摘要】
晶片级半导体封装及晶片级半导体封装模块[相关申请的交叉参考]本申请主张于2018年11月15日提出申请的韩国专利申请第10-2018-0140467号的优先权，所述韩国专利申请的公开内容全文并入本申请供参考。
装置及方法涉及一种包括凸块下金属(underbumpmetal，UBM)层的晶片级半导体封装(wafer-levelsemiconductorpackage)以及一种制造所述晶片级半导体封装的方法。
技术介绍
随着电子产品变得更小和/或更轻，作为电子装置的组件的半导体装置可能需要被更高度地集成。因此，开发半导体封装的方向也正在改变，以适应高度集成的半导体装置。近年来，通过关注小型化而得到积极发展的半导体封装包括倒装芯片封装(flip-chippackage)、晶片级封装等。晶片级封装是指通过在不与晶片分离的条件下对包括半导体装置的半导体芯片进行封装而形成的封装。在晶片级封装中，外部连接电极不通过外部导线连接到半导体芯片的电极焊盘，而是直接设置在半导体芯片的表面上。因此，由于当将半导体芯片安装在晶片级封装中时被半导体本文档来自技高网...

【技术保护点】
1.一种晶片级半导体封装，包括：/n半导体芯片，包括第一表面及第二表面；/n重布线层，在所述半导体芯片的所述第一表面上；/n凸块下金属层，在所述重布线层上；以及/n焊料凸块，在所述凸块下金属层上，/n其中所述焊料凸块覆盖所述凸块下金属层的两个外侧表面。/n

【技术特征摘要】
20181115 KR 10-2018-01404671.一种晶片级半导体封装，包括：
半导体芯片，包括第一表面及第二表面；
重布线层，在所述半导体芯片的所述第一表面上；
凸块下金属层，在所述重布线层上；以及
焊料凸块，在所述凸块下金属层上，
其中所述焊料凸块覆盖所述凸块下金属层的两个外侧表面。


2.根据权利要求1所述的晶片级半导体封装，其中所述凸块下金属层的厚度在所述焊料凸块的厚度的10％到50％的范围中。


3.根据权利要求1所述的晶片级半导体封装，还包括：
第一钝化层，在所述半导体芯片的所述第一表面上；以及
第二钝化层，在所述第一钝化层上且覆盖所述凸块下金属层的至少一部分，
其中所述焊料凸块还包括与所述第二钝化层的底表面接触的接触表面。


4.根据权利要求1所述的晶片级半导体封装，其中所述凸块下金属层的两个所述外侧表面各自朝所述焊料凸块的内部倾斜。


5.根据权利要求1所述的晶片级半导体封装，其中所述凸块下金属层的所述外侧表面中的至少一者包括弯曲的侧表面。


6.根据权利要求1所述的晶片级半导体封装，还包括：
模制层，覆盖所述半导体芯片的侧壁且暴露出所述半导体芯片的所述第一表面。


7.根据权利要求6所述的晶片级半导体封装，其中所述模制层具有比所述半导体芯片的厚度大的厚度。


8.根据权利要求6所述的晶片级半导体封装，其中所述重布线层在所述第一表面及所述模制层的底表面上延伸。


9.根据权利要求1所述的晶片级半导体封装，其中所述凸块下金属层包括第一凸块下金属层及第二凸块下金属层，所述第一凸块下金属层与所述重布线层接触，所述第二凸块下金属层设置在所述第一凸块下金属层上。


10.根据权利要求9所述的晶片级半导体封装，其中所述第一凸块下金属层的厚度与所述第二凸块下金属层的厚度的和是所述焊料凸块的厚度的10％到50％。


11.根据权利要求9所述的晶片级半导体封装，其中所述第一凸块下金属层具有与所述第二凸块下金属层不同的厚度。


12.根据权利要求9所述的晶片级半导体封装，其中所述第二凸块下金属层的宽度比所述第一凸块下金属层的宽度小。


13.根据权利要求9所述的晶片级半导体封装，其中所述第一凸块下金属层及所述第二凸块下金属层中的至少一者的两个外侧表面各自朝所述焊料凸块的内部倾斜。

【专利技术属性】
技术研发人员：张衡善，尹汝勳，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR