【技术实现步骤摘要】
三维存储器及其制备方法
本专利技术涉及半导体
，具体涉及一种三维存储器及其制备方法。
技术介绍
目前，在三维存储器的制备过程中，一般会先提供衬底并在衬底上形成叠层结构，接着会在叠层结构中先形成沟道孔(Channelhole，CH)，并在形成沟道孔之后形成栅缝隙(Gatelineslit，GLS)，以通过栅缝隙去除叠层结构中的牺牲层而形成字线开口，为后续在字线开口中填充栅极金属及其他工艺做准备。但在通过刻蚀工艺形成栅缝隙的过程中，刻蚀难以沿预定的垂直半导体衬底的方向进行，而是会发生倾斜，而栅缝隙的倾斜程度会随着堆叠高度的增加而逐渐加重。现有的刻蚀工艺中的栅缝隙堆叠高度高，倾斜风险严重，导致后续的字线开口中填充栅极金属的工艺易产生漏电流，影响三维存储器的电学性能，进而导致三维存储器的良率降低。
技术实现思路
鉴于此，本申请提供了一种三维存储器及其制备方法，以解决现有技术中刻蚀工艺中的栅缝隙堆叠高度高，倾斜风险严重，导致后续的字线开口中填充栅极金属的工艺易产生漏电流，影响三维存储器的电学性能，进而导致三维...
【技术保护点】
1.一种三维存储器的制备方法，其特征在于，所述三维存储器的制备方法包括：/n提供衬底，其中，所述衬底具有堆叠面；/n在所述衬底的堆叠面形成第一堆叠结构；/n刻蚀所述第一堆叠结构，以形成贯穿所述第一堆叠结构的第一子沟道孔；/n在位于所述第一子沟道孔的一侧刻蚀所述第一堆叠结构，以形成贯穿所述第一堆叠结构的第一子栅缝隙；/n在所述第一堆叠结构背离所述衬底的一面形成第二堆叠结构；/n在所述第二堆叠结构的对准所述第一子沟道孔的位置刻蚀所述第二堆叠结构，以形成贯穿所述第二堆叠结构的第二子沟道孔，其中，所述第二子沟道孔的底部与所述第一子沟道孔的顶部连通；/n在所述第二堆叠结构的对准所述第...
【技术特征摘要】
1.一种三维存储器的制备方法，其特征在于，所述三维存储器的制备方法包括：
提供衬底，其中，所述衬底具有堆叠面；
在所述衬底的堆叠面形成第一堆叠结构；
刻蚀所述第一堆叠结构，以形成贯穿所述第一堆叠结构的第一子沟道孔；
在位于所述第一子沟道孔的一侧刻蚀所述第一堆叠结构，以形成贯穿所述第一堆叠结构的第一子栅缝隙；
在所述第一堆叠结构背离所述衬底的一面形成第二堆叠结构；
在所述第二堆叠结构的对准所述第一子沟道孔的位置刻蚀所述第二堆叠结构，以形成贯穿所述第二堆叠结构的第二子沟道孔，其中，所述第二子沟道孔的底部与所述第一子沟道孔的顶部连通；
在所述第二堆叠结构的对准所述第一子栅缝隙的位置刻蚀所述第二堆叠结构，以形成贯穿所述第二堆叠结构的第二子栅缝隙，其中，所述第二子栅缝隙的底部与所述第一子栅缝隙的顶部连通。
2.如权利要求1所述的三维存储器的制备方法，其特征在于，在所述“刻蚀所述第一堆叠结构，以形成贯穿所述第一堆叠结构的第一子沟道孔”之后，且在所述“在位于所述第一子沟道孔的一侧刻蚀所述第一堆叠结构，以形成贯穿所述第一堆叠结构的第一子栅缝隙”之前，所述三维存储器的制备方法包括：
在所述第一子沟道孔的底部形成外延层。
3.如权利要求2所述的三维存储器的制备方法，其特征在于，在所述“在位于所述第一子沟道孔的一侧刻蚀所述第一堆叠结构，以形成贯穿所述第一堆叠结构的第一子栅缝隙”之后，且在所述“在所述第一堆叠结构背离所述衬底的一面形成第二堆叠结构”之前，所述三维存储器的制备方法包括：
在所述外延层背离所述衬底的表面及所述第一子栅缝隙的底部形成氧化层。
4.如权利要求3所述的三维存储器的制备方法，其特征在于，在所述“在所述外延层背离所述衬底的表面及所述第一子栅缝隙的底部形成氧化层”之后，且在所述“在所述第一堆叠结构背离所述衬底的一面形成第二堆叠结构”之前，所述三维存储器的制备方法包括：
对所述第一子沟道孔及所述第一子栅缝隙同时进行第一次牺牲层沉积工艺，以在所述第一子沟道孔及所述第一子栅缝隙中形成第一牺牲层。
5.如权利要求4所述的三维存储器的制备方法，其特征在于，在所述“对所述第一子沟道孔及所述第一子栅缝隙同时进行第一次牺牲层沉积工艺，以在所述第一子沟道孔及所述第一子栅缝隙中形成第一牺牲层”之后，且在所述“在所述第一堆叠结构背离所述衬底的一面形成第二堆...
【专利技术属性】
技术研发人员：殷姿，杨川，许波，谢柳群，吴智鹏，张璐，刘思敏，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。