半导体装置及半导体存储装置制造方法及图纸

实施方式提供一种高集成度的半导体装置及半导体存储装置。实施方式的半导体存储装置具备：半导体衬底、设置在半导体衬底表面的多个晶体管、以及电连接于多个晶体管的栅极电极的第1电路。多个晶体管包含：在第1方向上隔着绝缘区域相邻的第1及第2晶体管、在与第1方向交叉的第2方向上隔着绝缘区域而与第1及第2晶体管相邻的第3晶体管、以及在第2方向上隔着绝缘区域而与第1及第2晶体管相邻的第4晶体管。第1电路根据第1信号而使第1～第4晶体管为导通状态。

Semiconductor device and semiconductor storage device

【技术实现步骤摘要】
半导体装置及半导体存储装置[相关申请]本申请享有以日本专利申请2018-197545号(申请日：2018年10月19日)为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。
本实施方式涉及一种半导体装置及半导体存储装置。
技术介绍
已知一种半导体存储装置，具备：衬底、排列在与衬底表面交叉的第1方向上的多个导电层、在第1方向延伸且与多个导电层对向的半导体柱、以及设置在多个导电层及半导体柱之间的绝缘膜。
技术实现思路
实施方式提供一种高集成度的半导体装置及半导体存储装置。一实施方式的半导体装置具备：半导体衬底；多个晶体管，设置在半导体衬底的表面；以及第1电路，电连接于多个晶体管的栅极电极。多个晶体管包含：第1及第2晶体管，在第1方向上隔着绝缘区域相邻；第3晶体管，在与第1方向交叉的第2方向上隔着绝缘区域而与第1及第2晶体管相邻；以及第4晶体管，在第2方向上隔着绝缘区域而与第1及第2晶体管相邻。第1电路根据第1信号而使第1～第4晶体管为导通状态。一实施方式的半导体存储装置具备：半导体衬底；第1～第4导电层，排列在与半导体衬底的表面交叉的第1方向上；第1半导体柱，在第1方向延伸且与第1～第4导电层对向；第1绝缘膜，设置在第1～第4导电层及第1半导体柱之间；以及多个晶体管，设置在半导体衬底的表面。多个晶体管具备：第1晶体管，电连接于第1导电层；第2晶体管，电连接于第2导电层，且在与第1方向交叉的第2方向上隔着绝缘区域而与第1晶体管相邻；第3晶体管，电连接于第3导电层，且在与第1方向及第2方向交叉的第3方向上隔着绝缘区域而与第1及第2晶体管相邻；以及第4晶体管，电连接于第4导电层，且在第3方向上隔着绝缘区域而与第1及第2晶体管相邻。一实施方式的半导体存储装置具备：半导体衬底；第1存储块及第2存储块，在与半导体衬底的表面交叉的第1方向上与半导体衬底分开而设置，且排列在与第1方向交叉的第2方向上；以及多个晶体管，设置在半导体衬底的表面，且排列在与第1方向及第2方向交叉的第3方向上。第1存储块具备：多个第1导电层，排列在第1方向；第1半导体柱，在第1方向延伸且与多个第1导电层对向；以及第1绝缘膜，设置在多个第1导电层及第1半导体柱之间。第2存储块具备：多个第2导电层，排列在第1方向；第2半导体柱，在第1方向延伸且与多个第2导电层对向；以及第2绝缘膜，设置在多个第2导电层及第2半导体柱之间。多个晶体管包含：第1晶体管，电连接于多个第1导电层中的一个；第2晶体管，电连接于多个第2导电层中的一个；第3晶体管，电连接于多个第1导电层中的一个，且设置在第1及第2晶体管之间；以及第4晶体管，电连接于多个第2导电层中的一个，且设置在第1及第3晶体管之间。附图说明图1是表示第1实施方式的半导体存储装置的示意性构成的等效电路图。图2是该半导体存储装置的示意性俯视图。图3是图2中A所示的部分的示意性放大图。图4是将图2所示的构造沿着A-A'线切断并沿箭头方向观察时的示意性剖视图。图5是图4的一部分示意性放大图。图6是将图2所示的构造沿着B-B'线切断并沿箭头方向观察时的示意性剖视图。图7是将图2所示的构造沿着C-C'线切断并沿箭头方向观察时的示意性剖视图。图8是图2中B所示的部分的示意性放大图。图9A是图2的一部分放大图。图9B是图2的一部分放大图。图10是图9A的一部分放大图。图11是图9A的一部分放大图。图12是用以对第1实施方式的变化例进行说明的示意性俯视图。图13是用以对第1实施方式的变化例进行说明的示意性俯视图。图14是用以对第1实施方式的变化例进行说明的示意性俯视图。图15是表示第2实施方式的半导体存储装置的示意性构成的剖视图。图16是该半导体存储装置的示意性俯视图。图17是该半导体存储装置的示意性俯视图。图18是该半导体存储装置的示意性俯视图。图19是该半导体存储装置的示意性俯视图。图20是该半导体存储装置的示意性俯视图。图21是比较例的半导体存储装置的示意性俯视图。图22是用以对第2实施方式的变化例进行说明的示意性俯视图。图23是用以对第2实施方式的变化例进行说明的示意性俯视图。图24是用以对第2实施方式的变化例进行说明的示意性俯视图。图25是用以对第2实施方式的变化例进行说明的示意性俯视图。图26是用以对其它实施方式进行说明的示意性剖视图。图27是用以对其它实施方式进行说明的示意性剖视图。图28是用以对其它实施方式进行说明的示意性俯视图。具体实施方式接下来，参照附图详细地说明实施方式的半导体装置及半导体存储装置。此外，以下实施方式仅为一例，并非意图限定本专利技术而表示。另外，本说明书中，将相对于半导体衬底表面平行的特定方向称为X方向，将相对于半导体衬底的表面平行且与X方向垂直的方向称为Y方向，将相对于半导体衬底表面垂直的方向称为Z方向。另外，本说明书中，有时将沿着特定平面的方向称为第1方向，将沿着该特定平面且与第1方向交叉的方向称为第2方向，将与该特定平面交叉的方向称为第3方向。这些第1方向、第2方向及第3方向可与X方向、Y方向及Z方向的任一方向对应，也可不对应。另外，本说明书中，“上”或“下”等表达是以半导体衬底为基准。例如，在所述第1方向与半导体衬底的表面交叉的情况下，将沿着该第1方向离开半导体衬底的方向称为上，将沿着第1方向靠近半导体衬底的方向称为下。另外，在对某构成叙述下表面或下端部的情况下，是指该构成的半导体衬底侧的面或端部，在叙述上表面或上端部的情况下，是指与该构成的与半导体衬底为相反侧的面或端部。另外，将与第2方向或第3方向交叉的面称为侧面等。另外，本说明书中，在叙述将第1构成“电连接”于第2构成的情况下，可为第1构成直接连接于第2构成，也可为第1构成经由配线、半导体部件或晶体管等而连接于第2构成。例如，在将三个晶体管串联连接的情况下，即使第二个晶体管为断开状态，也可将第一个晶体管“电连接”于第三个晶体管。另外，本说明书中，在叙述第1构成与第2构成“电绝缘”的情况下，例如是指在第1构成与第2构成之间设置着绝缘膜等，而未设置连接第1构成与第2构成的接点或配线等的状态。另外，本说明书中，在叙述“场效应型晶体管”或“场效应晶体管”的情况下，是指具备作为通道区域发挥功能的半导体层、栅极绝缘膜、以及栅极电极的晶体管。[第1实施方式][整体构成]以下，参考附图，对第1实施方式的半导体存储装置的构成进行说明。此外，以下附图是示意性附图，为方便说明而省略一部分构成。图1是表示第1实施方式的半导体存储装置的构成的示意性等效电路图。本实施方式的半导体存储装置具备存储单元阵列MA、以及控制存储单元阵列MA的周边电路PC。存储单元阵列M本文档来自技高网...

【技术保护点】
1.一种半导体装置，具备：/n半导体衬底；/n多个晶体管，设置在所述半导体衬底的表面；以及/n第1电路，电连接于所述多个晶体管的栅极电极；且/n所述多个晶体管包含：/n第1及第2晶体管，在第1方向上隔着绝缘区域相邻；/n第3晶体管，在与所述第1方向交叉的第2方向上隔着所述绝缘区域而与所述第1及第2晶体管相邻；以及/n第4晶体管，在所述第2方向上隔着所述绝缘区域而与所述第1及第2晶体管相邻；且/n所述第1电路/n根据第1信号而使所述第1～第4晶体管为导通状态。/n

【技术特征摘要】
20181019 JP 2018-1975451.一种半导体装置，具备：
半导体衬底；
多个晶体管，设置在所述半导体衬底的表面；以及
第1电路，电连接于所述多个晶体管的栅极电极；且
所述多个晶体管包含：
第1及第2晶体管，在第1方向上隔着绝缘区域相邻；
第3晶体管，在与所述第1方向交叉的第2方向上隔着所述绝缘区域而与所述第1及第2晶体管相邻；以及
第4晶体管，在所述第2方向上隔着所述绝缘区域而与所述第1及第2晶体管相邻；且
所述第1电路
根据第1信号而使所述第1～第4晶体管为导通状态。


2.根据权利要求1所述的半导体装置，其中
所述多个晶体管包含：
第5晶体管，具备与所述第2晶体管共通的区域；
第6晶体管，在所述第1方向上隔着所述绝缘区域而与所述第5晶体管相邻；
第7晶体管，在所述第2方向上隔着所述绝缘区域而与所述第5及第6晶体管相邻；以及
第8晶体管，在所述第2方向上隔着所述绝缘区域而与所述第5及第6晶体管相邻；且
所述第1电路
根据所述第1信号而使所述第5～第8晶体管为断开状态，
根据第2信号而使所述第5～第8晶体管为导通状态。


3.一种半导体存储装置，具备：
半导体衬底；
第1～第4导电层，排列在与所述半导体衬底表面交叉的第1方向上；
第1半导体柱，在所述第1方向延伸且与所述第1～第4导电层对向；
第1绝缘膜，设置在所述第1～第4导电层及所述第1半导体柱之间；以及
多个晶体管，设置在所述半导体衬底的表面；且
所述多个晶体管具备：
第1晶体管，电连接于所述第1导电层；
第2晶体管，电连接于所述第2导电层，且在与所述第1方向交叉的第2方向上隔着绝缘区域而与所述第1晶体管相邻；
第3晶体管，电连接于所述第3导电层，且在与所述第1方向及第2方向交叉的第3方向上隔着所述绝缘区域而与所述第1及第2晶体管相邻；以及
第4晶体管，电连接于所述第4导电层，且在所述第3方向上隔着所述绝缘区域而与所述第1及第2晶体管相邻。


4.根据权利要求3所述的半导体存储装置，还具备：
第5～第8导电层，排列在所述第1方向，且在所述第2方向或所述第3方向上与所述第1～第4导电层分开而设置；
第2半导体柱，在所述第1方向延伸且与所述第5～第8导电层对向；以及
第2绝缘膜，设置在所述第5～第8导电层及所述第2半导体柱之间；且
所述多个晶体管具备：
第5晶体管，电连接于所述第5导电层，且具备与所述第2晶体管共通的区域；
第6晶体管，电连接于所述第6导电层，且在所述第2方向上隔着所述绝缘区域而与所述第5晶体管相邻；
第7晶体管，电连接于所述第7导电层，且在所述第3方向上隔着所述绝缘...

【专利技术属性】
技术研发人员：内海哲章，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP