半导体装置及半导体装置的制造方法制造方法及图纸

半导体装置及半导体装置的制造方法。该半导体装置包括：被第一穿透部穿透的源极结构；设置在源极结构上并被与第一穿透部交叠的第二穿透部穿透的第一层叠结构。

Semiconductor device and manufacturing method of semiconductor device

【技术实现步骤摘要】
半导体装置及半导体装置的制造方法
本公开的各种实施方式涉及半导体装置及其制造方法，更具体地，涉及三维半导体装置及其制造方法。
技术介绍
半导体装置可以包括能够存储数据的存储器装置。已经提出了三维半导体装置来提高存储器单元的集成密度。三维半导体装置可以包括以三维布置的存储器单元。以三维布置的存储器单元可以限定在层叠在基板上以彼此间隔开的导电图案与穿过导电图案的沟道柱之间的交叉点处。已经开发了各种技术来简化上述三维半导体装置的制造工艺。
技术实现思路
根据实施方式，半导体装置可以包括：源极结构，其被第一穿透部穿透；第一层叠结构，其设置在源极结构上并被与第一穿透部交叠的第二穿透部穿透；第二层叠结构，其设置在第一层叠结构上并延伸以与第一穿透部和第二穿透部交叠；以及沟道柱，其穿过第二层叠结构和第一层叠结构。根据实施方式，半导体装置可以包括：源极结构，其被第一穿透部穿透；第一层叠结构，其设置在源极结构上，并通过第一狭缝划分为存储块；以及第二穿透部，其穿过各存储块的第一层叠结构并与第一穿透部交叠。源极结构可以包括突出部，该突出部在水平方向上比第一层叠结构的由第二穿透部限定的边缘更朝向第二穿透部的中部区域突出。根据实施方式，一种制造半导体装置的方法可以包括以下步骤：通过在源极层叠结构上交替层叠第一材料层和第二材料层来形成第一层叠结构；形成穿过第一层叠结构和源极层叠结构的第一穿透部；以及通过从第一穿透部的侧部蚀刻第一层叠结构来形成露出源极层叠结构的顶表面的第二穿透部。根据实施方式，半导体装置可以包括：源极结构，其包括蚀刻停止层并被第一穿透部穿透；以及第一层叠结构，其设置在源极结构上并被与第一穿透部交叠的第二穿透部穿透。第二穿透部可以比第一穿透部宽。附图说明图1是示意性地例示根据实施方式的半导体装置的框图。图2A和图2B是例示根据实施方式的存储块的结构的图。图3是例示源极结构的突出部、第二穿透部和第二狭缝的布置的截面图。图4A和图4B分别是例示第一层叠结构的布局和第二层叠结构的布局的图。图5A和图5B分别是例示沟道柱的纵截面和横截面的图。图6和图7是例示支撑结构的变型的示例的图。图8A至图8K是例示根据实施方式的制造半导体装置的方法的截面图。图9是例示根据实施方式的存储器系统的配置的框图。图10是例示根据实施方式的计算系统的配置的框图。具体实施方式本公开的技术精神可以包括可以应用各种修改和变型并且包括各种形式的实施方式的示例。在下文中，将描述本公开的实施方式的示例，以便本公开所属领域的技术人员能够容易地实现本公开的技术精神。虽然诸如“第一”和“第二”之类的术语可以用于描述各种组件，但是这些组件不应被理解为限于上述术语。以上术语用于将一个组件与另一组件区分开，例如，在不脱离根据本公开的概念的范围的情况下，第一组件可以称为第二组件，类似地，第二组件可以称为第一组件。应当理解，当一元件被称为“连接”或“联接”到另一元件时，它能够直接连接或联接到另一元件，或者也可以存在中间元件。相反，当一元件被称为“直接连接”或“直接联接”到另一元件时，不存在中间元件。此外，可以类似地解释描述组件之间关系的其他表述，诸如“在……之间”、“紧接在……之间”或者“与……相邻”和“与……直接相邻”。本申请中使用的术语仅用于描述特定实施方式，而非旨在限制本公开。除非上下文另有明确说明，否则本公开中的单数形式也旨在包括复数形式。在本说明书中，应该理解，术语“包括”或“具有”表示存在说明书中描述的特征、数量、步骤、操作、组件、部件或其组合，但是不排除预先存在或添加一个或更多个其他特征、数量、步骤、操作、组件、部件或其组合的可能性。本公开的实施方式提供了能够简化三维半导体装置的制造工艺的半导体装置及其制造方法。图1是示意性地例示根据实施方式的半导体装置的框图。参照图1，根据各种实施方式的半导体装置可以包括设置在基板SUB上的外围电路结构PC和存储块BLK1至BLKn。存储块BLK1至BLKn可以与外围电路结构PC交叠。基板SUB可以是单晶半导体层。例如，基板SUB可以是体硅基板、绝缘体上硅基板、锗基板、绝缘体上锗基板、硅-锗基板，或通过选择性外延生长法形成的外延薄膜等。外围电路结构PC可以包括行解码器、列解码器、页缓冲器和控制电路。外围电路结构PC可以包括电联接到存储块BLK1到BLKn的NMOS和PMOS晶体管、电阻器和电容器。外围电路结构PC可以设置在基板SUB和存储块BLK1至BLKn之间。存储块BLK1至BLKn中的每个存储块可以包括杂质掺杂区、位线、电联接到杂质掺杂区和位线的单元串、电联接到单元串的字线、以及电联接到单元串的选择线。每个单元串可以包括通过沟道层串联联接的存储器单元和选择晶体管。每条选择线可以用作相应选择晶体管的栅电极，而每条字线可以用作相应存储器单元的栅电极。当外围电路结构PC如上所述地布置在基板SUB和存储块BLK1至BLKn之间时，联接到外围电路结构PC并延伸到存储块BLK1至BLKn所设置于的水平的外围接触插塞可以设置在存储块BLK1至BLKn所设置于的单元阵列区域中。图2A和图2B是例示根据各种实施方式的存储块的结构的图。例如，图2A例示了彼此相邻的第一存储块和第二存储块的布局，而图2B是沿图2中的线I-I'提取的截面。参照图2A，存储块BLK1和BLK2中的每一个可以包括图2B中所示的层叠在源极结构STS上的第二层叠结构ST2和图2B中所示的第一层叠结构ST1。第一层叠结构ST1和第二层叠结构ST2中的每一个可以通过第一狭缝SI1被划分为存储块BLK1和BLK2。存储块BLK1和BLK2中的每一个可以被沟道柱CPL、第二狭缝SI2、第一穿透部OP1和第二穿透部OP2穿透。第一穿透部OP1可以被第二层叠结构ST2交叠并且穿过图2B中所示的设置在第二层叠结构ST2下方的源极结构STS。第二穿透部OP2可以与第二层叠结构ST2交叠并且穿过设置在图2B所示的源极结构STS和第二层叠结构ST2之间的、图2B中所示的第一层叠结构ST1。换句话说，第二穿透部OP2可以穿过存储块BLK1和BLK2中的每一个的第一层叠结构ST1，如图2B所示。参照图2A，第二穿透部OP2可以与第一穿透部OP1交叠。第二穿透部OP2可以比第一穿透部OP1宽。例如，第二穿透部OP2可以被划分为与第一穿透部OP1交叠的中部区域和在水平方向上从中部区域延伸并且不与第一穿透部OP1交叠的边缘区域。第二穿透部OP2的边缘区域可以与图2B中所示的源极结构STS交叠。根据上述结构，由第一穿透部OP1限定的源极结构的边缘STS_EG可以比由第二穿透部OP2限定的第一层叠结构的边缘ST1_EG在如虚线箭头所指示的水平方向上更朝向第二穿透部OP2的中心CR突出。第二狭缝SI2可以设置在彼此相邻的第一狭缝SI1之间。第二狭缝SI2可以横穿穿本文档来自技高网...

【技术保护点】
1.一种半导体装置，该半导体装置包括：/n源极结构，所述源极结构被第一穿透部穿透；/n第一层叠结构，所述第一层叠结构设置在所述源极结构上并被与所述第一穿透部交叠的第二穿透部穿透；/n第二层叠结构，所述第二层叠结构设置在所述第一层叠结构上并延伸以与所述第一穿透部和所述第二穿透部交叠；以及/n沟道柱，所述沟道柱穿过所述第二层叠结构和所述第一层叠结构。/n

【技术特征摘要】
20180725 KR 10-2018-00868421.一种半导体装置，该半导体装置包括：
源极结构，所述源极结构被第一穿透部穿透；
第一层叠结构，所述第一层叠结构设置在所述源极结构上并被与所述第一穿透部交叠的第二穿透部穿透；
第二层叠结构，所述第二层叠结构设置在所述第一层叠结构上并延伸以与所述第一穿透部和所述第二穿透部交叠；以及
沟道柱，所述沟道柱穿过所述第二层叠结构和所述第一层叠结构。


2.根据权利要求1所述的半导体装置，其中，所述第二穿透部比所述第一穿透部宽。


3.根据权利要求1所述的半导体装置，其中，所述第二穿透部包括与所述第一穿透部交叠的中部区域和从所述中部区域延伸并与所述源极结构交叠的边缘区域。


4.根据权利要求1所述的半导体装置，该半导体装置还包括绝缘图案，所述绝缘图案填充所述第一穿透部和所述第二穿透部并且具有T形截面结构。


5.根据权利要求1所述的半导体装置，该半导体装置还包括狭缝，所述狭缝横穿所述沟道柱之间的空间以穿过所述第一层叠结构和所述第二层叠结构，并且所述狭缝延伸以与所述第二穿透部的一侧相交。


6.根据权利要求5所述的半导体装置，其中，所述狭缝包括面向所述第一穿透部的端部，
其中，所述源极结构的由所述第一穿透部限定的边缘在水平方向上比所述第一层叠结构的由所述第二穿透部限定的边缘更朝向所述第二穿透部的中部突出，并且
其中，所述狭缝的所述端部与所述源极结构的比所述第一层叠结构更突出的部分交叠。


7.根据权利要求1所述的半导体装置，其中，所述源极结构包括被所述第一穿透部完全穿透的至少一个掺杂半导体层。


8.根据权利要求7所述的半导体装置，其中，所述源极结构还包括形成在所述至少一个掺杂半导体层上的绝缘层和形成在所述绝缘层上的蚀刻停止层。


9.根据权利要求8所述的半导体装置，其中，所述蚀刻停止层包括硅层。


10.根据权利要求1所述的半导体装置，其中，所述第一层叠结构包括被所述沟道柱穿透的第一区域和从所述第一区域延伸以设置在所述第二穿透部的相对两侧的第二区域，并且
其中，所述第二层叠结构包括与所述第二穿透部交叠的虚拟层叠结构以及延伸以与所述第一区域和所述第二区域交叠的栅极层叠结构。


11.根据权利要求10所述的半导体装置，其中，所述第一层叠结构和所述栅极层叠结构中的每一个包括交替层叠的层间绝缘层和导电图案，并且
其中，所述虚拟层叠结构包括在水平方向上从所述栅极层叠结构的层间绝缘层延伸的虚拟层间绝缘层和设置在所述虚拟层间绝缘层之间的牺牲绝缘层。


12.根据权利要求10所述的半导体装置，该半导体装置还包括：
接触插塞，所述接触插塞穿过所述虚拟层叠结构以延伸到所述第二穿透部和所述第一穿透部中；以及
外围电路结构，所述外围电路结构设置在所述源极结构和所述接触插塞下方并且联接到所述接触插塞。


13.根据权利要求1所述的半导体装置，该半导体装置还包括支撑结构，所述支撑结构穿过所述第一层叠结构的与所述第二穿透部相邻的部分并且延伸以穿过所述第二层叠结构，
其中，所述支撑结构包括绝缘柱、在水平方向上比每个所述绝缘柱延伸得更远的绝缘条、以及具有与所述沟道柱相同的结构的虚拟沟道柱中的至少一者。


14.一种半导体装置，该半导体装置包括：
源极结构，所述源极结构被第一穿透部穿透；
第一层叠结构，所述第一层叠结构设置在所述源极结构上并通过多个第一狭缝划分为多个存储块；以及
第二穿透部，所述第二穿透部穿过所述多个存储块的每一个的第一层叠结构并与所述第一穿透部交叠，
其中，所述源极结构包括突出部，所述突出部在水平方向上比所述第一层叠结构的由所述第二穿透部限定的边缘更朝向所述第二穿透部的中部区域突出。


15.根据权利要求14所述的半导体装置，该半导体装置还包括：
第二层叠结构，所述第二层叠结构设置在所述第一层叠结构上并延伸以与所述第一穿透部交叠；以及
沟道柱，所述沟道柱穿过所述第二层叠结构和所述第一层叠结构。


16.根据权利要求15所述的半导体装置，该半导体装置还包括第二狭缝，所述第二狭缝在彼此相邻的所述多个第一狭缝之间横穿所述沟道柱之间的空间以穿过所述第一层叠结构和所述第二层叠结构，并且与所述第二穿透部的一侧相交，
其中，所述第二狭缝与所述第一穿透部不交叠。


17.根据权利要求16所述的半导体装置，其中，所述第二狭缝包括面向所述第一穿透部的端部，并且
其中，所述第二狭缝的所述端部与所述源极结构的所述突出部交叠。


18.根据权利要求16所述的半导体装置，其中，所述第二层叠结构包括：栅极层叠结构，所述栅极层叠结构从所述第二狭缝朝向所述多个第一狭缝延伸以与所述第一层叠结构交...

【专利技术属性】
技术研发人员：李振元，李南宰，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR