用于半导体器件阵列的后侧深隔离结构制造技术

一种用于形成三维存储器件的方法包括在第一衬底的第一侧上形成多个半导体器件阵列以及在多个半导体器件阵列上形成第一互连层。该方法还包括在第二衬底上形成包括多个存储单元的存储器阵列和第二互连层。该方法还包括键合第一和第二互连层以及穿过第一衬底的与第一侧相对的第二侧形成一个或多个隔离沟槽以暴露第一衬底的第一侧的一部分。一个或多个隔离沟槽形成于多个半导体器件阵列中的第一和第二半导体器件阵列之间。该方法还包括设置隔离材料以在一个或多个隔离沟槽中分别形成一个或多个隔离结构。

Back side deep isolation structure for semiconductor device array

【技术实现步骤摘要】
【国外来华专利技术】用于半导体器件阵列的后侧深隔离结构
技术介绍
通过改善工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小尺寸。不过，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。这样一来，平面存储单元的存储密度接近上限。三维(3D)存储器架构能够解决平面存储单元中的密度限制。
技术实现思路
本公开描述了用于存储器件的三维(3D)电容器结构和用于形成该结构的方法的实施例。在一些实施例中，一种用于形成三维存储器件的方法包括在第一衬底的第一侧上形成多个半导体器件阵列以及在多个半导体器件阵列上形成第一互连层。该方法还包括在第二衬底上形成包括多个存储单元的存储器阵列和第二互连层。该方法还包括键合第一和第二互连层以及穿过第一衬底的与第一侧相对的第二侧形成一个或多个隔离沟槽以及暴露第一衬底的第一侧的一部分。一个或多个隔离沟槽形成于多个半导体器件阵列的第一和第二半导体器件阵列之间。该方法还包括设置隔离材料以在一个或多个隔离沟槽中分别形成一个或多个隔离结构。在一些实施例中，在键合第一和第二互连层之后，从第二侧减薄第一衬底。在一些实施例中，减薄第一衬底包括暴露第一衬底的第二侧上的深阱。在一些实施例中，在设置隔离材料之前，在一个或多个隔离沟槽中设置衬垫层。在一些实施例中，在第一衬底的第二侧上设置电介质层。在一些实施例中，键合包括直接键合。在一些实施例中，执行平面化工艺以去除隔离材料的设置在第一衬底的第二侧上的部分。在一些实施例中，多个半导体器件阵列包括高电压n型器件或高电压p型器件。在一些实施例中，沟槽形成于第一衬底中并且暴露触点。在沟槽中和触点上设置导电材料以形成穿硅触点(TSC)，其中，TSC被电耦合到触点。在一些实施例中，至少一个接触焊盘被形成在TSC上并且电耦合到TSC。在一些实施例中，设置隔离材料包括沉积氧化硅材料。在一些实施例中，键合第一和第二互连层包括键合界面处的电介质与电介质键合以及金属与金属键合。在一些实施例中，一种用于形成三维存储器件的方法包括在第一衬底的第一侧上形成包括多个高电压半导体器件阵列的外围电路。该方法还包括在外围电路上形成第一互连层以及在第二衬底上形成包括多个存储单元的存储器阵列和第二互连层。该方法还包括键合第一和第二互连层，使得多个高电压半导体器件阵列中的至少一个高电压半导体器件被电耦合到多个存储单元中的至少一个存储单元。该方法还包括从第一衬底的第二侧减薄第一衬底，其中，第二侧与第一侧相对。该方法还包括穿过第一衬底与第一侧相对的第二侧形成多个隔离沟槽以及暴露第一衬底的第一侧的一部分。在多个高电压半导体器件阵列中的第一和第二高电压半导体器件阵列之间形成多个隔离沟槽中的至少一个隔离沟槽。该方法还包括在多个隔离沟槽中设置隔离材料。在一些实施例中，键合包括直接键合。在一些实施例中，在第一衬底的第二侧上设置电介质层，其中，多个隔离沟槽延伸穿过电介质层。在一些实施例中，在设置隔离材料之前，在隔离沟槽中设置衬垫层。在一些实施例中，设置隔离材料包括设置氧化硅材料。在一些实施例中，一种存储器件包括外围电路晶片和存储器阵列晶片。外围电路晶片包括第一衬底和形成在第一衬底的第一侧的高电压器件的阵列。外围电路晶片还包括形成在第一衬底的第一侧的第一互连层和形成在第一衬底的与第一侧相对的第二侧上的多个深隔离结构。多个深隔离结构中的至少一个深隔离结构延伸穿过第一衬底并且与第一衬底的第一侧物理接触。存储器阵列晶片包括多个存储单元，其中，高电压器件阵列中的至少一个高电压器件电耦合到多个存储单元中的至少一个存储单元。存储器阵列晶片还包括与第一互连层物理接触的第二互连层。在一些实施例中，至少一个深隔离结构包括衬垫层和隔离材料，其中，衬垫层在隔离材料和第一衬底之间。在一些实施例中，物理接触包括在第一和第二互连层之间形成的化学键合。在一些实施例中，至少一个深隔离结构包括氧化硅。在一些实施例中，第一衬底包括电耦合到穿硅触点(TSC)的触点。在一些实施例中，三维存储器件还包括与TSC接触并且电耦合到TSC的接触焊盘。附图说明被并入本文并形成说明书的一部分的附图例示了本公开的实施例并与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。图1A示出了根据本公开的一些实施例的示例性三维(3D)存储器管芯的示意性顶视图。图1B示出了根据本公开的一些实施例的3D存储器管芯的区域的示意性顶视图。图2示出了根据本公开的一些实施例的示例性3D存储器阵列结构的一部分的透视图。图3示出了根据本公开的一些实施例的形成具有深隔离结构的3D存储器阵列的流程图。图4示出了根据本公开的一些实施例的具有高电压器件阵列的外围电路的截面图。图5示出了根据本公开的一些实施例的存储器阵列的截面图。图6示出了根据本公开的一些实施例的在键合外围电路和存储器阵列之后的3D存储器件的截面图。图7-9示出了根据本公开的一些实施例的在各工艺阶段处的3D存储器件的截面图。图10A-10B示出了根据本公开的一些实施例的3D存储器件的顶视图。根据下文结合附图所阐述的详细描述，本专利技术的特征和优点将变得更加显而易见，在附图中，类似附图标记标识对应的元件。在附图中，类似的附图标记通常指示等同的、功能类似的和/或结构类似的元件。由对应附图标记中最左侧的数字指示元件首次出现的附图。将参考附图描述本公开的实施例。具体实施方式尽管对具体配置和布置进行了讨论，但应当理解，这只是出于例示性目的而进行的。相关领域中的技术人员将认识到，可以使用其它配置和布置而不脱离本公开的精神和范围。对相关领域的技术人员显而易见的是，本公开还可以用于多种其它应用中。要指出的是，在说明书中提到“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等指示所述的实施例可以包括特定特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这种短语未必是指同一个实施例。另外，在结合实施例描述特定特征、结构或特性时，结合其它实施例(无论是否明确描述)实现这种特征、结构或特性应在相关领域技术人员的知识范围内。通常，可以至少部分从上下文中的使用来理解术语。例如，至少部分取决于上下文，本文中使用的术语“一个或多个”可以用于描述单数意义的任何特征、结构或特性，或者可以用于描述复数意义的特征、结构或特性的组合。类似地，至少部分取决于上下文，诸如“一”或“所述”的术语同样可以被理解为传达单数使用或传达复数使用。此外，可以将术语“基于”理解为未必旨在传达排他性的一组因素，并且相反可以允许存在未必明确描述的附加因素，其同样至少部分地取决于上下文。应当容易理解，本公开中的“在…上”、“在…上方”和“在…之上”的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物“上”而且还包括在某物“上”且其本文档来自技高网...

【技术保护点】
1.一种用于形成三维存储器件的方法，包括：/n在第一衬底的第一侧上形成多个半导体器件阵列；/n在所述多个半导体器件阵列上形成第一互连层；/n在第二衬底上形成包括多个存储单元的存储器阵列和第二互连层；/n键合所述第一互连层和所述第二互连层；/n穿过所述第一衬底与所述第一侧相对的第二侧形成一个或多个隔离沟槽，以暴露所述第一衬底的所述第一侧的一部分，其中，所述一个或多个隔离沟槽形成于所述多个半导体器件阵列的第一半导体器件阵列和第二半导体器件阵列之间；以及/n在所述一个或多个隔离沟槽中设置隔离材料以形成一个或多个隔离结构。/n

【技术特征摘要】
【国外来华专利技术】1.一种用于形成三维存储器件的方法，包括：
在第一衬底的第一侧上形成多个半导体器件阵列；
在所述多个半导体器件阵列上形成第一互连层；
在第二衬底上形成包括多个存储单元的存储器阵列和第二互连层；
键合所述第一互连层和所述第二互连层；
穿过所述第一衬底与所述第一侧相对的第二侧形成一个或多个隔离沟槽，以暴露所述第一衬底的所述第一侧的一部分，其中，所述一个或多个隔离沟槽形成于所述多个半导体器件阵列的第一半导体器件阵列和第二半导体器件阵列之间；以及
在所述一个或多个隔离沟槽中设置隔离材料以形成一个或多个隔离结构。


2.根据权利要求1所述的方法，还包括在键合所述第一互连层和所述第二互连层之后减薄所述第一衬底，其中，所述减薄形成所述第一衬底的所述第二侧。


3.根据权利要求2所述的方法，其中，对所述第一衬底的所述减薄包括暴露所述第一衬底的所述第二侧上的深阱。


4.根据权利要求1所述的方法，还包括在设置所述隔离材料之前在所述一个或多个隔离沟槽中设置衬垫层。


5.根据权利要求1所述的方法，还包括在所述第一衬底的所述第二侧上设置电介质层。


6.根据权利要求1所述的方法，其中，所述键合包括直接键合。


7.根据权利要求1所述的方法，还包括执行平面化工艺以去除所述隔离材料的设置在所述第一衬底的所述第二侧上的部分。


8.根据权利要求1所述的方法，其中，所述多个半导体器件阵列包括高电压n型器件或高电压p型器件。


9.根据权利要求1所述的方法，还包括：
在所述第一衬底中形成沟槽并暴露触点；以及
在所述沟槽中和所述触点上设置导电材料以形成穿硅触点(TSC)，其中，所述TSC电耦合到所述触点。


10.根据权利要求9所述的方法，还包括在所述TSC上形成至少一个接触焊盘，其中，所述至少一个接触焊盘电耦合到所述TSC。


11.根据权利要求1所述的方法，其中，设置所述隔离材料包括设置氧化硅材料。


12.根据权利要求1所述的方法，其中，键合所述第一互连层和所述第二互连层包括键合界面处的电介质与电介质键合以及金属与金属键合。


13.一种用于形成三维存储器件的方法，包括：
在第一衬底的第一侧上形成包括多个高电压半导体器件阵列的外围电路；
在所述外围电路上形成第一互连层；
在第二衬底上形成包括多个存储单元的...

【专利技术属性】
技术研发人员：刘威，陈顺福，甘程，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42