用于像素阵列的片上测试的电路和方法技术

提供了用于像素阵列的片上测试的电路和方法。通过将信号跃迁施加到控制接线，并且基于在控制接线上检测到的电压信号来检测控制接线上的信号跃迁的至少一部分的持续时间，执行对图像传感器的像素阵列的控制接线的测试。基于检测到的持续时间与阈值的比较，指示控制接线中的电故障。

【技术实现步骤摘要】
优先权声明本申请要求2014年10月21日提交的法国专利申请号14/60121的优先权权益，该专利申请的全部公开内容在法律允许的最大程度上通过引用并入于此。
本公开涉及用于像素阵列的片上测试的测试电路和方法，并且具体而言，涉及用于检测像素阵列中的电故障的电路和方法。
技术介绍
CMOS图像传感器一般包括由水平和竖直接线互连的像素阵列，水平接线一般用于控制像素行的控制信号，而竖直接线一般用于从每个像素列读出信号。对这种像素阵列的工业测试一般基于所谓的光学测试，其包括使用图像传感器捕获均匀场景的图像，并且验证每个像素提供预期的读数。这种技术允许检测互连接线的灾难性缺陷，这种缺陷通常称为HFPN(水平固定图案噪声)和VFPN(竖直固定图案噪声)。如果在给定芯片中检测到任何灾难性缺陷，则该芯片可以被丢弃。问题在于一些缺陷可能在制造时不表现为灾难性缺陷，因为它们在有限的测试条件下，不会诱导显著的图像缺陷。然而，这种缺陷可以在变化场条件下演变成灾难性缺陷，并且因此可能在图像传感器的寿命期间导致明显的图像缺陷。这种缺陷在诸如汽车或者医疗应用之类的某些使用领域中是不可接受的。因此，本领域中存在对用于检测图像传感器的像素阵列中的非灾难性故障的电路和方法的需要。
技术实现思路
本文中的实施例至少部分地解决了现有技术中的一个或者多个需要。根据一个方面，提供了包括以下内容的方法：向图像传感器的像素阵列的控制接线施加信号跃迁；基于在控制接线上检测到的电压信号，检测控制接线上的信号跃迁的至少一部分的持续时间；并且基于所检测到的持续时间，检测控制接线中的电故障。根据一个实施例，电故障是控制接线中的电阻性开路或者电阻性短路。根据一个实施例，检测电故障包括将检测到的持续时间与参考持续时间进行比较，其中如果检测到的持续时间超过参考持续时间，则检测到故障。根据一个实施例，检测持续时间包括：当控制接线上的电压信号达到第一阈值时，通过第一电路确立第一信号；并且当控制接线上的电压达到第二阈值时，通过第二电路确立第二信号。根据进一步的方面，提供了包括以下内容的电路：控制电路，被配置为向图像传感器的像素阵列的控制接线施加信号跃迁；以及故障检测电路，耦合到控制接线，并且被配置为：确定控制接线上的信号跃迁的至少一部分的持续时间；并且基于检测到的持续时间来检测控制接线中的电故障。根据一个实施例，故障检测电路包括：第一电路，适于当控制接线上的电压信号达到第一阈值时确立第一信号；以及第二电路，适于当控制接线上的电压信号达到第二阈值时确立第二信号。根据一个实施例，第一电路包括低阈值反相器。根据一个实施例，第二电路包括半施密特(Schmitt)触发器。根据一个实施例，第一电路包括第一晶体管，第一晶体管的控制节点耦合到控制接线；并且第二电路包括第二和第三晶体管，第二和第三晶体管中的每个晶体管的控制节点耦合到控制接线。根据一个实施例，第一晶体管具有比第二和第三晶体管中的每个晶体管的宽度/长度比大的宽度/长度比。根据一个实施例，第二电路进一步包括：与第二和第三晶体管串联耦合的第四晶体管；和第五晶体管，通过其主导电节点耦合在电源电压和中间节点之间，该中间节点在第二和第三晶体管之间，第五晶体管的控制节点耦合到第二和第四晶体管之间的中间节点。根据一个实施例，第四晶体管的控制节点耦合到重置信号，并且第一电路包括第六晶体管，第六晶体管耦合到第一晶体管的主导电节点之一，并且第六晶体管的控制节点耦合到重置信号。根据一个实施例，参考持续时间由接收第二信号的缓冲器生成。根据进一步的方面，提供了包括以下内容的系统：多个上述电路，每个电路耦合到多个控制接线中的一个对应控制接线；以及多个同步设备，被配置为将检测到的持续时间与参考持续时间进行比较，其中同步设备适配为菊花链式，以输出针对多个控制接线中的每个控制接线的比较结果。根据进一步的方面，提供了包括以下内容的系统：多个上述电路，每个电路耦合到多个控制接线中的一个对应控制接线；第一和第二位线；第六晶体管，耦合在第一位线和接地电压之间，并且在其控制节点处接收用于多个电路中的第一电路的第一信号；以及第七晶体管，耦合在第二位线和接地电压之间，并且在其控制节点处接收用于多个电路中的第一电路的第二信号。附图说明前述以及其它特征和优势将从通过说明而非限制方式参照附图给出的对实施例的以下详细描述中变得显而易见，其中：图1示意性地图示了根据本公开的实施例的图像传感器；图2A是图示了根据本公开的实施例的检测图像传感器的像素阵列的控制接线中的电故障的方法中的操作的流程图；图2B是图示了图1中的图像传感器中的信号的示例的定时图；图3示意性地图示了根据本公开的实施例的用于检测信号跃迁的至少一部分的持续时间的电路；图4示意性地图示了根据本公开的进一步实施例的用于检测信号跃迁的至少一部分的持续时间的电路；图5是图示了图4中的电路中的信号的示例的定时图；图6示意性地图示了根据本公开的实施例的故障检测电路；图7是图示了图6中的电路中的信号的示例的定时图；并且图8示意性地图示了根据本公开的进一步实施例的故障检测电路。具体实施方式图1示意性地图示了包括以行和列布置的像素102的阵列101的图像传感器100。三行和四列的像素被表示在图1中，但是像素阵列101可以是任何大小的。如本领域技术人员将已知的，每个像素102例如对应于CMOS像素，诸如3T像素或者其它类型的CMOS像素，其包括光电二极管、一个或者多个重置晶体管、以及可选地传输门晶体管和/或源极跟随器晶体管。然而，对于本领域技术人员还将显而易见的是，本文中的教导可以应用于其它类型像素的阵列。图像传感器100是例如图像捕获设备的一部分，诸如数码相机或者膝上型电脑、移动电话、智能电话、平板电脑、便携媒体播放器等的网络摄像头。在图1的示例中，像素102的行接收一个或者多个控制接线105上的一个或者多个共用控制信号。例如，控制信号包括用于重置光电二极管电压和/或感测节点电压、传输门(TG)信号、以及读取信号的一个或者多个重置信号。在图1的示例中，三个控制接线被提供给阵列中的像素的每个行，虽然在备选实施例中，可以有任何数目的控制接线。例如，控制信号由行解码器106生成。行解码器106可以接<本文档来自技高网...

【技术保护点】
一种方法，包括：将信号跃迁施加到图像传感器的像素阵列的控制接线；基于在所述控制接线上检测到的电压信号，检测所述控制接线上的信号跃迁的至少一部分的持续时间；以及基于检测到的所述持续时间，检测所述控制接线中的电故障。

【技术特征摘要】
2014.10.21 FR 14601211.一种方法，包括：
将信号跃迁施加到图像传感器的像素阵列的控制接线；
基于在所述控制接线上检测到的电压信号，检测所述控制接线上
的信号跃迁的至少一部分的持续时间；以及
基于检测到的所述持续时间，检测所述控制接线中的电故障。
2.根据权利要求1所述的方法，其中所述电故障是所述控制接线
中的电阻性开路和电阻性短路之一。
3.根据权利要求1所述的方法，其中检测所述电故障包括将检测
到的所述持续时间与参考持续时间进行比较，其中如果检测到的所述
持续时间超过所述参考持续时间，则检测到故障。
4.根据权利要求1所述的方法，其中检测所述持续时间包括：
当所述控制接线上的所述电压信号达到第一阈值时，通过第一电
路确立第一信号；
当所述控制接线上的所述电压达到第二阈值时，通过第二电路确
立第二信号；以及
基于所述第一信号和所述第二信号，检测所述电故障。
5.一种电路，包括：
控制电路，被配置为将信号跃迁施加到图像传感器的像素阵列的
控制接线；以及
故障检测电路，耦合到所述控制接线，并且被配置为
确定所述控制接线上的所述信号跃迁的至少一部分的持续
时间；并且
基于检测到的所述持续时间，检测所述控制接线中的电故
障。
6.根据权利要求5所述的电路，其中所述故障检测电路包括：
第一电路，适于当所述控制接线上的所述电压信号达到第一阈值
时确立第一信号；以及
第二电路，适于当所述控制接线上的所述电压信号达到第二阈值
时确立第二信号；
所述故障检测电路被配置为基于所述第一信号和所述第二信号
进行所述故障检测。
7.根据权利要求6所述的电路，其中所述第一电路包括低阈值反
相器。
8.根据权利要求6所述的电路，其中所述第二电路包括半施密特
触发器。
9.根据权利要求6所述的电路，其中：
所述第一电路包括第一晶体管，所述第一晶体管的控制节点耦合
到所述控制接线；并且
所述第二电路包括第二晶体管和第三晶体管，所述第二晶体管和
所述第三晶体管中的每个晶体管的控制节点耦合到所述控制接线。
10.根据权利要求9所述的电路，其中所述第一晶体管具有比所
述第二晶体管和所述第三晶体管中的每个晶体管的宽度/长度比大的
宽度/长度比。
11.根据权利要求9所述的电路，其中所述第二电路进一步包括：
第四晶体管，与所述第二晶体管和所述第三晶体管串联耦合；以
及
第五晶体管，通过其主导电节点耦合在电源电压节点和中间节点
之间，所述中间节点在所述第二晶体管和所述第三晶体管之间，所述
第五晶体管的控制节点耦合到在所述第二晶体管和所述第四晶体管
之间的中间节点。
12.根据权利要求11所述的电路，其中所述第四晶体管的控制节
点耦合到重置信号，并且其中所述第一电路包括第六晶体管，所述第
六晶体管耦合到所述第一晶体管的所述主导电节点之一，并且所述第
六晶体管的控制节点耦合到所述重置信号。
13.根据权利要求5所述的电路，其中所述参考持续时间由接收
所述第二信号的缓冲器生成。
14.一种系统，包括：
多个测试电路，每个测试电路耦合到多个控制接线中的一个...

【专利技术属性】
技术研发人员：费日春，S·米尔，J·莫罗，
申请(专利权)人：意法半导体格勒诺布尔二公司，
类型：发明
国别省市：法国;FR