一种以自然顺序填码的存储器装置制造方法及图纸

一种以自然顺序填码的存储器装置，主要包括有一上部电路配合一下部电路而执行解码操作，另配合连接有一中间电路，其为一字元线输入所控制的填码动作，借由位址输入讯号配合选择连接上部电路、中间电路及下部电路并以自然顺序填码方式而能适用于不同设计填资料码时，其填入顺序仍不须改变，使其填码程序亦不须更改，且在填码错误时能加以侦错。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种以自然顺序填码的存储器装置，尤指一种以P型植入(P-implant)的自然顺序编排方式所制成的并联式只读存储器(ROM)装置。一般在传统处理P型植入(P-implant)的只读存储器填入资料码时，经常发生下列所述的缺陷(1)不同设计者填入资料码时，会因其各别解码方式的差异，而产生对只读存储器填入资料码时的方式有所差异。(2)因上述的只读存储器之资料码填入方式的差异，将造成填入资料码之程序必须针对不同之填法而加以修改。(3)当只读存储器之资料码填入错误时，将很难加以侦错。本专利技术的目的在于改进传统P型植入(P-implant)的只读存储器会因设计者不同，而产生对P型植入(P-implant)并联式只读存储器填入资料码的填入方式不同，造成使用者不便。依据上述专利技术目的，本专利技术的存储器装置包括有一上部电路，连接有位址输入讯号，以执行解码操作；一中间电路，连接有字元线讯号及该上部电路，借以执行填码操作；一下部电路，连接该中间电路及位址输入讯号，用以配合该上部电路而执行解码操作；其中，该中间电路是使用P型植入方式来执行填码操作的。本专利技术是使用一种解码(decode)方式的转换，借由此转换后的资料码而能改善公知技术的缺陷，因为其在计数时，其解码后的资料码只会有一个变化，因此可完全符合P型植入(P-implant)并联式只读存储器结构特性，同时在只读存储器填入资料码时可以以最符合人性的自然顺序填入，不易出错并可以简化各部份工作，例如包括电路布局之填资料码程序撰写的工作、电路图转成电路元件联接档(netlist)的程序撰写工作以及电路布局对照电路图检测(LVS check)的工作。另外，即使填资料码时发生错误，亦相当容易加以侦错。以下结合附图对本专利技术作进一步的详细描述。附图说明图1为本专利技术第一实施例方框示意图。图2为本专利技术第一实施例中字元线讯号产生器。图3为本专利技术第一实施例详细电路图。图4为本专利技术第二实施例详细电路图。图5为本专利技术第三实施例详细电路图。图6为本专利技术第四实施例详细电路图。图7为码转换布尔代数及逻辑电路示意图。图8为本专利技术第五实施例详细电路图。图9为本专利技术第六实施例详细电路图。请参阅图1，图1为本专利技术第一实施例方框示意图，主要是表示为一存储器装置，尤其是只读存储器装置。其中位址输入位址讯号A3、A2、A1及A0经由第一输入电路40而输出位址讯号A3、A3、A2、A2、A1、A1、A0、A0等位址讯号以作为上部电路10之选择依据，之后上部电路10配合中间电路20及下部电路30而能将所选择之位址所储存之资料输出，该下部电路另配合有位址讯号A3、A3、A2、A2、A1、A1等讯号，它是由第二输入电路50而将输入位址讯号A3、A2、A1转换而得的，该中间电路20主要作用为由字元线输入讯号W31～W0而以一P型植入(P-implant)之资料码所组成的填码电路，这样可组合上部电路10及下部电路30而作为选择资料之作用，配合中间电路之资料填码即可输出所欲获得的资料。请参阅图2，图2为一般并联式P型植入(P-implant)只读存储器之解码器。此解码器的目的是用以产生只读存储器阵列内的字元线(word line)讯号位址。即为一字元线讯号产生器20a，主要包括有字元线输出控制电路21，其由P型金属氧化物半导体(PMOS，以下简称金氧半导体)所构成，用以输出所选择之字元线讯号；另包括有字元线接地控制电路22，它是以N型金氧半导体(NMOS)构成，用以将讯号接地；以及包括有一字元线填码电路23，其主要是由N型金氧半导体(NMOS)所构成，用以编排资料码。在图2上设有一控制讯号(PH1B)，当控制讯号(PH1B)为“LOW”时，则所有的字元线讯号输出(W31～W0)预先被置为“HIGH”，该字元线讯号是由W31～W0等组成共有32条线，这是因为位址输入线总共有五条，即位址讯号A8～A4，所以有32条线可选择。若当控制讯号(PH1B)由“LOW”转为“HIGH”时(其中“LOW”为低电位，“HIGH”为高电位)，则开始进行此电路之求值的动作，也就是经由该字元线讯号产生器中间部份的联接控制以达到字元线讯号32条讯号线中，只有一条为“HIGH”，其余皆为“LOW”之情况。图2中所示之金氧半导体(MOS)总共有二种，箭头往内是N型金氧半导体(NMOS)，箭头往外是P型金氧半导体(PMOS)，而所有字元线讯号产生器线路中间所设之金氧半导体皆由N型金氧半导体(NMOS)所构成，其中有一部分N型金氧半导体(NMOS)外面有一个圆圈，则是表示此N型金氧半导体(NMOS)会经一次P型值入(P-implant)。也就是若一个N型金氧半导体(NMOS)，经由P型植入(P+implant)制成之后，则此N型金氧半导体(NMOS)就断路(OPEN)了，意即此N型金氧半导体(NMOS)已经不再受栅极(gate)之控制而为一个断路的N型金氧半导体(NMOS)形态。举例而言，若当位址讯号A8～A4皆为“LOW”(即“00000”)时，我们可以参阅图2中字元线填码电路23之最上层一列的N型金氧半导体(NMOS)中最左边一个N型金氧半导体(NMOS)是由位址讯号A4经二个反向器所控制，因此相当于是由位址讯号A4所控制，而左边第二个N型金氧半导体(NMOS)则是位址讯号A4经一个反向器控制，但此N型金氧半导体(NMOS)被圆圈所包围，表示会经过P型植入(P+implant)制成，因此，此N型金氧半导体(NMOS)系为不通(open)。而左边第一个N型金氧半导体(NMOS)也会因位址讯号A4为“LOW”也不通，同理，由位址讯号A8～A5所控制的其它八个N型金氧半导体(NMOS)也都不通，因此字元线W0不论控制讯号(PH1B)为“HIGH”或“LOW”，将不会有一条路径被连接到地线。结果，字元线W0就被保持为“HIGH”，而对于其它字元线(word line)上W31～W1所连接的N型金氧半导体(NMOS)都会存在有一条路径，使其讯号被连接到地。因此当位址讯号A8～A4皆为“LOW”时，则只有字元线W0为“HIGH”，其余字元线W31～W1皆为“LOW”。同理，当位址讯号A8～A4为“10000”时，则只有字元线W1为“HIGH”，其余字元线W0,W31～W2则皆为“LOW”。如此，则便可从输入位址讯号值的大小，而决定字元线W31～W0到底是那一条讯号为“HGIH”而被选择到。如此便可达到解码动作的目的。如上所述是针对并联式P型植入(P-implant)的只读存储器(ROM)而言，关于其字元线位址的解码方式，为一般并联式P型植入(P-implant)只读存储器(ROM)之作法。紧接着要说明的是本专利技术的重点，即对位元线(bit-line)的选择结构做更进一步说明。烦请参阅图3，图3为本专利技术第一实施例详细电路图，意即图3为图1之更进一步详细电路说明；该图式即为位元线之一般结构。图式中间的输入部分W31～W0即为位元线，是由图2的字元线讯号产生器所产生。每一条字元线(word line)都联接到相对应列(row)上面之每一个N型金氧半导体(NMOS)的栅极(gate)上，因此，相当于每一条字元线控制着相对应列上的N型金氧半导体(NMOS本文档来自技高网...

【技术保护点】
一种以自然顺序填码的存储器装置，包括有：一上部电路，连接有位址输入讯号，以执行解码操作；一中间电路，连接有字元线讯号及该上部电路，借以执行填码操作；一下部电路，连接该中间电路及位址输入讯号，用以配合该上部电路而执行解码操作； 其中，该中间电路是使用Ｐ型植入方式来执行填码操作的。

【技术特征摘要】
1．一种以自然顺序填码的存储器装置，包括有一上部电路，连接有位址输入讯号，以执行解码操作；一中间电路，连接有字元线讯号及该上部电路，借以执行填码操作；一下部电路，连接该中间电路及位址输入讯号，用以配合该上部电路而执行解码操作；其中，该中间电路是使用P型植入方式来执行填码操作的。2．如权利要求1所述的一种以自然顺序填码的存储器装置，其特征在于，它还包括有一第一输入电路连接于该上部电路与位址输入讯号之间，借以产生不同的输入状态。3．如权利要求1所述的一种以自然顺序填码的存储器装置，其特征在于，它还包括有一第二输入电路连接于该下部电路与位址输入讯号之间，借以产生不同的输入状态。4．如权利要求1所述的一种以自然顺序填码的存储器装置，其特征在于，该下部电路所连接之位址输入讯号比该上部电路所连接之位址输入讯号少一讯号。5．如权利要求1所述的一种以自然顺序填码的存储器装置，其特征在于，该上部电路是使用N型植入方式作解码讯号的。6．如权利要求1所述的一种以自然顺序填码的存储器装置，其特征在于，该下部电路是使用N型植入方式作解码讯号的。7．一种自然顺序填码方法，是以存储...

【专利技术属性】
技术研发人员：高进南，
申请(专利权)人：盛群半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]