半导体存储装置制造方法及图纸

本发明专利技术的实施方式提供一种可减少耗电的半导体存储装置。实施方式的半导体存储装置包含：第1配线(BL)；第2配线(SL)；第3配线(SG)；第4配线(WL)；第5配线(TG)；半导体层(46)，一端位于第4配线与第5配线之间，另一端连接于第1配线；存储单元(MC)；导电层，一端连接于第2配线，另一端连接于半导体层；第1绝缘层(45)，以延伸存在于第3配线与半导体层之间、第4配线与半导体层之间、及第5配线与导电层之间的方式设置；氧化物半导体层(44)，以延伸存在于第4配线与第1绝缘层之间、及第5配线与第1绝缘层之间的方式设置；以及第2绝缘层(43)，以延伸存在于第4配线与氧化物半导体层之间、及第5配线与氧化物半导体层之间的方式设置。

Semiconductor storage device

【技术实现步骤摘要】
半导体存储装置[相关申请]本申请享有以日本专利申请2018-205642号(申请日：2018年10月31日)为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及一种半导体存储装置。
技术介绍
近年来，利用信息终端或因特网、云等处理的数据量爆发性地增加。随之，要求存储设备的大容量化、比特成本的降低。理想的存储设备是高速性、高存储密度及低比特成本的非易失性半导体存储装置。现状下，不存在满足所有要求的存储设备，而是根据用途将合适的存储设备提供给用户。
技术实现思路
本专利技术所要解决的问题是提供一种能够减少耗电的半导体存储装置。实施方式的半导体存储装置包含：第1配线；第2配线，在第1方向上设置在第1配线的上方；第3配线，在第1方向上设置在第1配线与第2配线之间的位置；第4配线，在第1方向上设置在第2配线与第3配线之间的位置；第5配线，在第1方向上设置在第2配线与第4配线之间的位置；半导体层，在第1方向延伸，且在第1方向上一端位于第4配线与第5配线之本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，具备：/n第1配线；/n第2配线，在第1方向上设置在所述第1配线的上方；/n第3配线，在所述第1方向上设置在所述第1配线与所述第2配线之间的位置；/n第4配线，在所述第1方向上设置在所述第2配线与所述第3配线之间的位置；/n第5配线，在所述第1方向上设置在所述第2配线与所述第4配线之间的位置；/n半导体层，在所述第1方向延伸，且在所述第1方向上，一端位于所述第4配线与所述第5配线之间，另一端连接于所述第1配线；/n存储单元，在所述半导体层与所述第4配线之间存储信息；/n导电层，在所述第1方向延伸，且在所述第1方向上，一端连接于所述第2配线，另一端连接于所述半导体层；/n...

【技术特征摘要】
20181031 JP 2018-2056421.一种半导体存储装置，具备：
第1配线；
第2配线，在第1方向上设置在所述第1配线的上方；
第3配线，在所述第1方向上设置在所述第1配线与所述第2配线之间的位置；
第4配线，在所述第1方向上设置在所述第2配线与所述第3配线之间的位置；
第5配线，在所述第1方向上设置在所述第2配线与所述第4配线之间的位置；
半导体层，在所述第1方向延伸，且在所述第1方向上，一端位于所述第4配线与所述第5配线之间，另一端连接于所述第1配线；
存储单元，在所述半导体层与所述第4配线之间存储信息；
导电层，在所述第1方向延伸，且在所述第1方向上，一端连接于所述第2配线，另一端连接于所述半导体层；
第1绝缘层，在所述第1方向延伸，且以延伸存在于所述第3配线与所述半导体层之间、所述第4配线与所述半导体层之间、及所述第5配线与所述导电层之间的方式设置；
氧化物半导体层，在所述第1方向延伸，且以延伸存在于所述第4配线与所述第1绝缘层之间、及所述第5配线与所述第1绝缘层之间的方式设置；以及
第2绝缘层，在所述第1方向延伸，且以延伸存在于所述第4配线与所述氧化物半导体层之间、及所述第5配线与所述氧化物半导体层之间的方式设置。


2.根据权利要求1所述的半导体存储装置，其中所述第1配线及第2配线在与所述第1方向交叉的第2方向延伸，所述第3、第4、及第5配线在与所述第1及所述第2方向交叉的第3方向延伸。


3.根据权利要求1所述的半导体存储装置，其中所述导电层具有：
第1部分，与所述半导体层的上表面连接，且在所述第1方向延伸；以及
第2部分，连接于所述第1部分的上表面及所述氧化物半导体层。


4.根据权利要求3所述的半导体存储装置，其中所述导电层还具有第3部分，所述第3部分连接于所述第2部分的上表面，在所述第1方向延伸且连接于所述第2配线。


5.根据权利要求1所述的半导体存储装置，其中所述第1绝缘层与所述导电层中连接于所述氧化物半导体层的部分的下表面接触。


6.根据权利要求1所述的半导体存储装置，其中所述氧化物半导体层的一端在所述第1方向上位于所述第3配线与所述第4配线之间。


7.根据权利要求1所述的半导体存储装置，其还具备：
第1晶体管，包含所述第3配线及所述半导体层；以及
第2晶体管，包含所述第5配线及所述氧化物半导体层。


8.根据权利要求1所述的半导体存储装置，其中所述第1配线为位线，所述第2配线为源极线。


9.一种半导体存储装置，具备：
第1配线；
第2配线，与所述第1配线在第1方向上相邻配置；
第3配线，与所述第2配线在所述第1方向上相邻配置；
第4配线，在与所述第1方向交叉的第2方向上设置在所述第1配线的上方；
第5配线，与所述第4配线在所述第1方向上相邻配置；
第6配线，与所述第5配线在所述第1方向上相邻配置；
第7配线，设置在所述第1配线与所述第4配线之间、所述第2配线与所述第5配线之间、所述第3配线与所述第6配线之间；
第8配线，设置在所述第7配线与所述第4配线之间、所述第7配线与所述第5配线之间、及所述第7配线与所述第6配线之间；
第9配线，设置在所述第8配线与所述第4配线之间、所述第8配线与所述第5配线之间、及所述第8配线与所述第6配线之间；
第1柱，在所述第2方向延伸，一端电连接于所述第1配线，另一端电连接于所述第4配线，且设置在所述第7配线、所述第8配线及所述第9配线；
第2柱，与所述第1柱在所述第1方向上相邻，在所述第2方向延伸，一端电连接于所述第3配线，另一端电连接于所述第6配线；以及
第3柱，一端电连接于第2配线，另一端电连接于所述第5配线，在所述第1方向上，设置在所述第1柱与所述第2柱之间，在与所述第1及第2方向交叉的第3方向上，设置在与所述第1柱及所述第2柱不同的位置；且
所述第1柱包含：
第1半导体层，在所述第2方向延伸，且在所述第2方向上，一端位于所述第8配线与所述第9配线之间，另一端与所述第1配线连接；
第1存储单元，在所述第1半导体层与所述第8配线之间存储信息；
第1导电层，在所述第2方向延伸，且在所述第2方向上，一端连接于所述第4配线，另一端连接于所述第1半导体层；
第1绝缘层，在所述第2方向延伸，且以延伸存在于所述第7配线与所述第1半导体层之间、所述第8配线与所述第1半导体层之间、及所述第9配线与所述第1导电层之间的方式设置；

【专利技术属性】
技术研发人员：荒井史隆，细谷启司，百百信幸，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本;JP