钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法技术

本发明专利技术属于柔性器件领域，为设计并制备一种基于柔性PET衬底的高介电常数栅介质层的底栅结构浮栅MOS管，采用磁控溅射的低温工艺，在较为简单的工艺中设计并制备底部驱动的柔性浮栅MOS管，极大丰富浮栅MOS管作为存储单元的存储器的用途，使得该柔性器件在大规模集成电路和可穿戴电子等领域得到广泛应用。本发明专利技术，钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法，在PET衬底上依次形成有ITO底栅电极、CCTO栅介质层、ITO浮栅层和CCTO隧穿介质层，CCTO隧穿介质层上是在SOI层及在该层内形成的掺杂区，即MOS管的源极和漏极。本发明专利技术主要应用于柔性电子器件的设计制造场合。

Copper calcium titanate gate dielectric layer flexible bottom gate flash memory device and its fabrication method

【技术实现步骤摘要】
钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法
本法明属于柔性器件领域，具体涉及到一种基于CCTO栅介质层的底栅结构浮栅MOS管的结构设计以及制备方法。
技术介绍
柔性电子是将有机、无机材料电子器件制作在柔性、可延性塑料或薄金属基板上的新兴电子科技，在信息、能源、医疗、国防等领域都具有广泛应用。如印刷射频识别标签(RFID)、电子用表面粘贴、有机发光二极管OLED、柔性电子显示器等。与传统集成电路(IC)技术一样，柔性电子技术发展的主要驱动力是制造工艺和装备。在更大幅面的基板上以更低的成本制造出特征尺寸更小的柔性电子器件成为了制造的关键。浮栅结构存储单元具有结构简单、耐久性和保持特性较为理想等优点，在存储器领域具有广泛应用和重要地位。如电可擦除可编程只读存储器(EEPROM)、闪存等。高介电常数材料的引入有助于缩减浮栅结构存储单元的物理尺寸，提高了存储速度和可靠性，从而实现更高性能和更高集成度的存储器。底栅结构的设计将控制栅和浮栅置于底部，使得器件从底部驱动，相比于传统结构，底栅结构在光刻方面减小了对准精度要求，工艺简单。本专本文档来自技高网...

【技术保护点】
1.一种钛酸铜钙栅介质层柔性底栅闪存存储器件，其特征是，在PET衬底上依次形成有ITO底栅电极、CCTO栅介质层、ITO浮栅层和CCTO隧穿介质层，CCTO隧穿介质层上是在SOI层及在该层内形成的掺杂区，即MOS管的源极和漏极。/n

【技术特征摘要】
1.一种钛酸铜钙栅介质层柔性底栅闪存存储器件，其特征是，在PET衬底上依次形成有ITO底栅电极、CCTO栅介质层、ITO浮栅层和CCTO隧穿介质层，CCTO隧穿介质层上是在SOI层及在该层内形成的掺杂区，即MOS管的源极和漏极。


2.一种钛酸铜钙栅介质层柔性底栅闪存存储器件制作方法，其特征是，钛酸铜钙栅介质层柔性底栅闪存存储器件制作方法，采用磁控溅射工艺在PET衬底上形成ITO底栅电极、CCTO栅介质层、ITO浮栅层和CCTO隧穿介质层，随后在SOI上采用光刻工艺形成掺杂区图案以及离子注入的方式形成掺杂区，采用湿法HF刻蚀的方式剥离硅纳米膜层，通过转移技术将硅纳米薄膜转移到镀好底栅电极、栅介质层、浮栅层和隧穿介质层的PET衬底上，最后通过光刻以及真空电子束蒸镀的方式形成源漏电极，这样就完成了晶体管的制作。


3.如权利要求2所述的钛酸铜钙栅介质层柔性底栅闪存存储器件制作方法，其特征是，硅纳米薄膜通过离子注入形成掺杂区，即MOS管的源极和漏极，未掺杂的部分作为MOS管的衬底。


4.如权利要求2所述的钛酸铜钙栅介质层柔性底栅闪存存储器件制作方法，其特征是，具体的制作工艺如下：
a、选用PET柔性材料作为衬底，首先将PET放进盛有丙酮溶液的烧杯中，然后在超声波清洗器中清洗5分钟，随后使用异丙醇溶液将用丙酮清洗过的PET在超声波清洗器中将丙酮清洗干净，得到干净的衬底；
b、制备CCTO靶材：按化...

【专利技术属性】
技术研发人员：秦国轩，杨晓东，刘汪钰，闫宏光，周亮宇，黄逸蒙，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津;12