半导体器件及其形成方法技术

提供一种用于制造集成半导体器件的方法，该集成半导体器件包括形成在半导体衬底的凹进区域中的嵌入式闪存阵列，该方法包括：在形成存储器阵列的浮置和控制栅极堆叠件之前，在栅极材料层上方沉积保护层，并且在保护层上方沉积自流平牺牲层，以产生基本平坦的上表面。然后将牺牲层蚀刻到去除牺牲层并在保护层上留下基本平坦的面的深度。然后在保护层上沉积光掩模，并且从栅极材料层蚀刻栅极堆叠件。本发明专利技术的实施例还涉及半导体器件及其形成方法。

Semiconductor device and its forming method

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术的实施例涉及半导体器件及其形成方法。
技术介绍
与其他类型的固态非易失性存储器结构相比，闪存具有一些特定的优点和益处。这些优点和益处中的许多与例如改进的读取、写入和/或擦除速度、功耗、紧凑性、成本等相关。闪存通常用于配置为与相机、手机、录音机、便携式USB数据存储器器件(通常称为拇指驱动器或闪存驱动器等)一起使用的高密度数据存储器器件中。通常，在这样的应用中，在专用微芯片上制造闪存，然后将其与包含适当处理器电路的另一个或多个芯片一起在单个封装件中耦合，或者在配置为电耦合的单独的封装件中耦合。具有嵌入式闪存的处理器是最近的发展。在这种器件中，闪存阵列与逻辑和控制电路一起在单个芯片上制造。这种布置通常用在微控制器单元(MCU)(即集成在单个芯片上的小型计算机器件)中，MCU通常被设计成重复执行有限数量的特定任务。MCU经常用于智能卡、无线通信设备、汽车控制单元等。存储器与相关处理电路的集成可以提高处理速度，同时减小封装件尺寸、功耗和成本。
技术实现思路
本专利技术的实施例提供了一种形成半导体器件的方法，包括：在半导体衬底(102)的非平坦表面上方形成保护层；在所述保护层上方形成牺牲层；在所述牺牲层上形成表面；以及将所述牺牲层的所述表面平坦化到足以去除所述牺牲层并且去除所述保护层的部分的深度。本专利技术的另一实施例提供了一种形成半导体器件的方法，包括：在半导体衬底中形成凹进区域；在所述凹进区域上方的层中形成用于存储器阵列的多个浮置栅极和控制栅极的栅极材料；在所述凹进区域中的所述栅极材料上方形成保护层；平坦化所述保护层；在平坦化的保护层上方形成蚀刻掩模层；以及通过蚀刻所述栅极材料而在所述凹进区域中形成多个栅极堆叠件。本专利技术的又一实施例提供了一种形成半导体器件的方法，包括：在半导体衬底的凹进区域中的栅极材料层的堆叠件上方形成保护层；在所述保护层上方沉积牺牲层，所述牺牲层的深度足以产生所述半导体衬底上的平坦化表面；以及将所述牺牲层去除到足以产生所述保护层上的平坦表面的深度。本专利技术的又一实施例提供了一种半导体器件，包括：半导体衬底，包括凹进区域，所述凹进区域具有中心部分和外周部分；以及闪存阵列，位于所述凹进区域中，所述闪存阵列包括多个栅极堆叠件，并且每个所述栅极堆叠件具有宽度，对于所述凹进区域的所述中心部分中的所述栅极堆叠件和所述凹进区域的所述外周部分中的所述栅极堆叠件，所述栅极堆叠件的宽度是均匀的。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据实施例的在制造期间的具有嵌入式闪存(例如微控制器单元)的半导体器件的一部分的示意性侧视截面图。图2A至图2D是在制造工艺的相应阶段的图1的半导体器件的示意性侧视截面图，特别地，示出了在嵌入式存储器阵列的控制和浮置栅极的形成期间的凹进区域，并且示出了由各个公开的实施例解决的问题的根源。图3A至图3F是在制造工艺的各个阶的图1的半导体器件的示意性侧视截面图，并且示出了根据实施例的图1的器件100的控制和浮置栅极的形成。特别地，图3A至图3F的工艺从上面参考图2B描述的阶段继续，并且取代参考图2C至图2D描述的工艺的部分。图4和图5是概述根据相应实施例的制造方法的流程图，与参考图2A至图2B和图3A至图3F描述的工艺一致。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。如本文使用的，在第二部件上形成第一部件是指形成与第二部件直接接触的第一部件。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。在附图中，一些元件用附图标记后跟字母表示，例如“704a、704b”。在这种情况下，字母标记用于在相应的描述中可用于指代或区分许多其他相似或相同元件中的特定元件或特定元件之间的差异。如果说明书省略了来自参考的字母，并且仅通过编号引用这些元件，则可以将其理解为对该参考编号所标识的任何或所有元件的一般参考，除非使用其他区别语言。除非上下文明确地进一步限制了范围，否则对半导体衬底的提及可以在其范围内包括形成或沉积在衬底上的任何元件。例如，参考平坦化半导体衬底的表面可以指平坦化沉积或以其他方式形成在衬底的实际基底材料上的一层或多层材料，包括例如多晶硅层、金属层、介电层或材料、层和/或元件的组合。微控制器单元(MCU)通常包括多个分立器件，例如中央处理单元(CPU)核心、静态随机存取存储器(SRAM)阵列(或模块)、闪存模块、系统集成模块、定时器、模数转换器(ADC)、通信和网络模块、电源管理模块等。这些器件中的每个又包括许多无源和有源电子组件，例如，电阻器、电容器、晶体管和二极管。大量这些部件(特别是有源组件)基于各种类型的金属氧化物半导体场效应晶体管(MOSFET)或其变型。在MOSFET中，在源极和漏极端子之间延伸的沟道区中的导电性由沟道区中的电场控制，该电场由控制栅极和器件主体之间的电压差产生。图1是根据实施例的在半导体材料衬底102上制造期间的器件100(例如MCU)的一部分的示意性侧视截面图。器件100包括具有形成在半导体衬底102上的嵌入式闪存阵列104和其他处理器电路106的处理器。其他处理器电路106包括配置用于各种不同功能的多个晶体管108，但是出于本专利技术的此目的，将被称为逻辑晶体管，每个逻辑晶体管包括通过栅极电介质114与沟道区112隔离的控制栅极110。源极和漏极区116形成在沟道区112的相对端处。隔离区115电隔离器件100的各种组件，以防止在操作期间不同元件之间的干扰。闪存阵列104位于凹进区域140内，并且由浅沟槽隔离(STI)区115a隔离。存储器阵列104包括多个闪存单元118，闪存单元118在许多方面类似于逻辑晶体管108，每个闪存单元118具有控制栅极120、沟道区122和栅极电介质124。然而，每个闪存存储器单元118还包括位于控制栅极120和栅极电介质124之间的浮置栅极126。在所示实施例中本文档来自技高网...

【技术保护点】
1.一种形成半导体器件的方法，包括：/n在半导体衬底(102)的非平坦表面上方形成保护层；/n在所述保护层上方形成牺牲层；/n在所述牺牲层上形成表面；以及/n将所述牺牲层的所述表面平坦化到足以去除所述牺牲层并且去除所述保护层的部分的深度。/n

【技术特征摘要】
20180828 US 62/723,872;20190820 US 16/545,7131.一种形成半导体器件的方法，包括：
在半导体衬底(102)的非平坦表面上方形成保护层；
在所述保护层上方形成牺牲层；
在所述牺牲层上形成表面；以及
将所述牺牲层的所述表面平坦化到足以去除所述牺牲层并且去除所述保护层的部分的深度。


2.根据权利要求1所述的方法，其中，将所述牺牲层的所述表面平坦化到足以去除所述牺牲层并且去除所述保护层的部分的深度包括：蚀刻所述牺牲层的所述表面以完全去除所述牺牲层并且部分地去除所述保护层。


3.根据权利要求1所述的方法，其中，所述牺牲层包括光刻胶材料，并且其中，在所述保护层上方形成所述牺牲层和在所述牺牲层上形成所述表面一起包括：在所述半导体衬底上旋涂自流平材料。


4.根据权利要求1所述的方法，其中，在所述半导体衬底的非平坦表面上方形成所述保护层包括：在所述半导体衬底的凹进区域上方形成所述保护层。


5.根据权利要求4所述的方法，包括：
在形成所述保护层之前，在所述凹进区域上方的层中形成用于存储器阵列的多个浮置栅极和控制栅极的材料；以及
在所述凹进区域上方的层中形成用于所述多个浮置栅极的材料。


6.根据权利要求5所述的方法，其中，在所述凹进区域上方的层中形成用于所述多个浮置栅极的材料包括：
在所述半导体衬底上方形成第一介电层；
在所述第一...

【专利技术属性】
技术研发人员：林孟汉，吴伟成，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71