闪存器件及其制作方法技术

本发明专利技术提供了一种闪存器件及其制作方法，在浮栅材料层上形成氧化层，平坦化所述氧化层与所述浮栅材料层之后，所述存储区内剩余的浮栅材料层形成浮栅且外围区保留有部分厚度的所述浮栅材料层，以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜刻蚀所述浮栅之间的隔离结构，能够节省图形化工艺，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本，同时提高了浮栅的均一性。

Flash memory device and its manufacturing method

【技术实现步骤摘要】
闪存器件及其制作方法
本专利技术涉及半导体制造
，具体涉及一种闪存器件及其制作方法。
技术介绍
一般而言，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器件(nonvolatilememory)，易失性存储器在电源中断时易于丢失数据，而非易失性存储器件在电源关闭后仍可及时保存存储器内部信息，而且非易失性存储器件具有成本低、密度大等特点，使得非易失性存储器件广泛应用于各个领域。非易失性存储器件包含有与非(NAND)及或非(NOR)型闪存(FlashMemory)类型，其中与非型闪存存储容量较大，但读写速度较慢，而或非型闪存则速度较快。而NorFlash工艺在尺寸不断减小的过程中，对于浮栅的均一度要求也越来越高，同时对于ONO(氧化硅-氮化硅-氧化硅)填充之前存储区隔离氧化层去除后缺陷的要求也越来越高。对于前者往往通过增加浮栅回刻或者添加浮栅平坦化阻挡氧化硅来实现。后者则形成了湿法加干法配以图形化的固定模式，特殊的还会为每一次刻蚀专门配以图形化来避免光刻胶在湿法刻蚀中迁移带来的缺陷，由此增加了生产成本。因此，为了解决上述技术问题，有必要提出一种新的闪存器件及其制作方法。
技术实现思路
基于以上所述的问题，本专利技术的目的在于提供一种闪存器件及其制作方法，节省了图形化工艺，避免了缺陷的产生，降低了生产成本。为实现上述目的，本专利技术提供一种闪存器件的制作方法，包括：提供一衬底，所述衬底包含存储区与外围区，所述衬底内形成有多个隔离结构，且所述隔离结构的上表面高于所述衬底的上表面；在所述隔离结构与所述衬底上形成浮栅材料层，在所述浮栅材料层上形成氧化层；平坦化所述氧化层与所述浮栅材料层，至暴露出所述存储区内的所述隔离结构的上表面，所述存储区内剩余的浮栅材料层形成浮栅且所述外围区保留有部分厚度的浮栅材料层；以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜，刻蚀所述浮栅之间的所述隔离结构；以及，去除所述外围区保留的部分厚度的浮栅材料层。可选的，在所述闪存器件的制作方法中，所述氧化层的厚度介于60nm～80nm之间。可选的，在所述闪存器件的制作方法中，平坦化所述氧化层与所述浮栅材料层的步骤包括：采用第一工艺平坦化所述氧化层，至暴露出所述存储区内的所述浮栅材料层，所述外围区剩余部分厚度的所述氧化层；采用第二工艺平坦化所述浮栅材料层，至暴露出所述存储区内的所述隔离结构的上表面,所述外围区保留有部分厚度的所述浮栅材料层。可选的，在所述闪存器件的制作方法中，所述氧化层的材质包含氧化硅，所述浮栅材料层的材质包含多晶硅。可选的，在所述闪存器件的制作方法中，采用第一工艺平坦化所述氧化层的方法包括：使用氧化硅研磨剂研磨所述氧化层。可选的，在所述闪存器件的制作方法中，采用第一工艺平坦化所述氧化层之后，所述外围区内剩余的所述氧化层的厚度介于5nm～10nm之间。可选的，在所述闪存器件的制作方法中，采用第二工艺平坦化所述浮栅材料层的方法包括：使用多晶硅和氧化硅研磨选择比大于(7～10):1的研磨剂研磨所述浮栅材料层。可选的，在所述闪存器件的制作方法中，以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜，刻蚀所述浮栅之间的所述隔离结构的步骤包括：采用湿法刻蚀去除所述浮栅之间部分深度的所述隔离结构；采用干法刻蚀继续去除所述浮栅之间的所述隔离结构，至剩余的所述隔离结构的上表面与所述浮栅的下表面平齐。可选的，在所述闪存器件的制作方法中，在所述衬底内形成多个隔离结构的方法包括：依次形成栅介质层与牺牲层在所述衬底上；刻蚀所述牺牲层、所述栅介质层以及所述衬底，以形成贯穿所述牺牲层和所述栅介质层并且底面位于所述衬底内的凹槽；在所述凹槽内填充满隔离介质；去除剩余的所述牺牲层。相应的，本专利技术还提供一种闪存器件，采用如上所述的闪存器件的制作方法制作而成，所述闪存器件包括：衬底，所述衬底包含存储区与外围区，且所述衬底内形成有多个隔离结构；浮栅，所述浮栅位于所述衬底的存储区内，且所述浮栅位于所述隔离结构之间的所述衬底上。与现有技术相比，本专利技术提供的闪存器件及其制作方法中，在浮栅材料层上形成氧化层，平坦化所述氧化层与所述浮栅材料层之后，所述存储区内剩余的浮栅材料层形成浮栅且外围区保留有部分厚度的浮栅材料层，以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜刻蚀所述浮栅之间的隔离结构，能够节省图形化工艺，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本，同时提高了浮栅的均一性。附图说明图1～6为一闪存器件的制作方法的各步骤结构示意图。图7为本专利技术一实施例所提供的闪存器件的制作方法的流程图。图8～13为本专利技术一实施例所提供的闪存器件的制作方法的各步骤结构示意图具体实施方式图1～6为一闪存器件的制作方法的各步骤结构示意图。请参照图1至图6所示，闪存器件的制作方法如下。首先，请参考图1所示，提供一衬底10，所述衬底10包含存储区10A与外围区10B，所述衬底10内形成有多个隔离结构11，且所述隔离结构11的上表面高于所述衬底10的上表面。在所述衬底10上形成有栅介质层12，同样的，所述隔离结构11的上表面高于所述栅介质层12的上表面。所述隔离结构11的材质优选为氧化硅，所述栅介质层12的材质优选为氧化硅。接着，在所述栅介质层12上形成浮栅材料层13，所述浮栅材料层13覆盖所述隔离结构11与所述栅介质层12。所述浮栅材料层13的材质优选为多晶硅。接着，在所述浮栅材料层13上形成氧化层14，所述氧化层14的材质优选为氧化硅，所述氧化层14的厚度介于5nm～15nm之间，优选为10nm。接着，请参考图2所示，平坦化所述氧化层14，至暴露出所述存储区10A内的所述浮栅材料层13。平坦化结束之后，由于所述外围区10B的高度比较低，还保留有部分厚度的所述氧化层14’，剩余的所述氧化层14’的厚度介于1nm～2nm之间。接着，请参考图3所示，平坦化所述浮栅材料层13至暴露出所述隔离结构11的上表面，以在所述存储区10A内形成形成浮栅13A，同时所述外围区10B内还剩余有部分厚度的所述浮栅材料层13B。由于所述氧化层14的存在，其平坦化使得所述浮栅材料层13具有比较平整的表面，从而在所述浮栅材料层13平坦化之后，获得均一度比较高的浮栅13A。接着，请参考图4所示，形成光刻胶层(未图示)，所述光刻胶层覆盖所述浮栅13A、剩余的所述浮栅材料层13B以及所述隔离结构11。采用掩膜板15对所述光刻胶层进行图形化，以形成图形化的光刻胶层。接着，以图形化的光刻胶层为掩膜，采用湿法刻蚀去除所述浮栅13A之间的部分深度的所述隔离结构11。接着，请参考图5所示，采用干法刻蚀继续去除所述浮栅13A之间的所述隔离结构11至预定的深度。本实施例中，预定的深度是指所述浮栅13A之间的所本文档来自技高网...

【技术保护点】
1.一种闪存器件的制作方法，其特征在于，包括：/n提供一衬底，所述衬底包含存储区与外围区，所述衬底内形成有多个隔离结构，且所述隔离结构的上表面高于所述衬底的上表面；/n在所述隔离结构与所述衬底上形成浮栅材料层，在所述浮栅材料层上形成氧化层；/n平坦化所述氧化层与所述浮栅材料层，至暴露出所述存储区内的所述隔离结构的上表面,所述存储区内剩余的浮栅材料层形成浮栅且所述外围区保留有部分厚度的浮栅材料层；/n以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜，刻蚀所述浮栅之间的所述隔离结构；以及，/n去除所述外围区保留的部分厚度的浮栅材料层。/n

【技术特征摘要】
1.一种闪存器件的制作方法，其特征在于，包括：
提供一衬底，所述衬底包含存储区与外围区，所述衬底内形成有多个隔离结构，且所述隔离结构的上表面高于所述衬底的上表面；
在所述隔离结构与所述衬底上形成浮栅材料层，在所述浮栅材料层上形成氧化层；
平坦化所述氧化层与所述浮栅材料层，至暴露出所述存储区内的所述隔离结构的上表面,所述存储区内剩余的浮栅材料层形成浮栅且所述外围区保留有部分厚度的浮栅材料层；
以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜，刻蚀所述浮栅之间的所述隔离结构；以及，
去除所述外围区保留的部分厚度的浮栅材料层。


2.如权利要求1所述的闪存器件的制作方法，其特征在于，所述氧化层的厚度介于60nm～80nm之间。


3.如权利要求1-2任一所述的闪存器件的制作方法，其特征在于，平坦化所述氧化层与所述浮栅材料层的步骤包括：
采用第一工艺平坦化所述氧化层，至暴露出所述存储区内的所述浮栅材料层，所述外围区剩余部分厚度的所述氧化层；
采用第二工艺平坦化所述浮栅材料层，至暴露出所述存储区内的所述隔离结构的上表面,所述外围区保留有部分厚度的所述浮栅材料层。


4.如权利要求3所述的闪存器件的制作方法，其特征在于，所述氧化层的材质包含氧化硅，所述浮栅材料层的材质包含多晶硅。


5.如权利要求4所述的闪存器件的制作方法，其特征在于，采用第一工艺平坦化所述氧化层的方法包括：使用氧化硅研磨剂研磨所述氧化层。
...

【专利技术属性】
技术研发人员：薛广杰，胡华，李赟，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42