一种浮栅存储器的制备方法和浮栅存储器技术

本发明专利技术公开了一种浮栅存储器的制备方法和浮栅存储器，该制备方法，包括：提供第一制备结构，第一制备结构包括半导体衬底、设置于半导体衬底一侧的隧穿氧化层、设置于隧穿氧化层远离半导体衬底一侧的第一多晶硅层和多个填充有第一氧化物的第一沟槽，第一多晶硅层被第一沟槽分隔成多段第一子多晶硅层，第一氧化物与第一多晶硅层齐平；刻蚀掉部分第一多晶硅层，以凸出第一氧化物；在第一氧化物及剩余的第一多晶硅层暴露出的表面形成氮化硅层；采用自对准工艺在第一子多晶硅层中形成第二凹槽，使得第一多晶硅层的表面积增大，增加浮栅存储器的耦合率，提高擦写速度；并且，使得第一子多晶硅层中第二凹槽具有较高的一致性，并且降低制造成本。

A preparation method of floating gate memory and floating gate memory

【技术实现步骤摘要】
一种浮栅存储器的制备方法和浮栅存储器
本专利技术实施例涉及半导体器件
，尤其涉及一种浮栅存储器的制备方法和浮栅存储器。
技术介绍
半导体存储器被广泛应用于各种电子产品之中。浮栅存储器作为闪存器件存储数据的重要结构，使用更为广泛。浮栅型存储器通常包括自下而上依次层叠设置的半导体衬底、隧道氧化物膜、浮置栅极、栅极电介质膜、以及控制栅极。栅极电介质膜通常由ONO膜形成，为了提高器件耦合率，业界通过浮栅和控制栅的接触面积，进而增加ONO层电容来实现。现有增加ONO层电容的方法通常是通过直接刻蚀浮置栅极，进而在浮置栅极上形成凹槽，再沉积ONO层。然而，上述制备浮栅型存储器的方法，容易造成浮置栅极上形成的多个凹槽一致性较差，且刻蚀浮置栅极时需要较为精密的掩膜板，增加了制备成本。
技术实现思路
本专利技术提供一种浮栅存储器的制备方法和浮栅存储器，以实现在提高浮栅存储器耦合率的前提下，提高浮置栅极上多个凹槽的一致性，并降低制备成本。第一方面，本专利技术实施例提供了一种浮栅存储器的制备方法，包括：提供第一制备结构，第一制备结构包括半导体衬底、设置于半导体衬底一侧的隧穿氧化层、设置于隧穿氧化层远离半导体衬底一侧的第一多晶硅层和多个填充有第一氧化物的第一沟槽，第一多晶硅层被第一沟槽分隔成多段第一子多晶硅层，第一氧化物与第一多晶硅层齐平，第一沟槽的深度大于第一多晶硅层的厚度；刻蚀掉部分第一多晶硅层，以凸出第一氧化物；在第一氧化物及剩余的第一多晶硅层暴露出的表面形成氮化硅层，且氮化硅层位于第一子多晶硅层的部分具有第一凹槽；采用自对准工艺在第一子多晶硅层中形成第二凹槽，其中，第二凹槽位于第一凹槽的正下方。其中，采用自对准工艺在第一子多晶硅层中形成第二凹槽，包括：对氮化硅层进行刻蚀，直至刻蚀掉氮化硅层位于第一凹槽底部的部分；以剩余的氮化硅层或第一氧化物及剩余的氮化硅层为掩膜，对暴露出的第一子多晶硅层进行刻蚀，形成第二凹槽。其中，在采用自对准工艺在第一子多晶硅层中形成第二凹槽之后，还包括：去除剩余的氮化硅层；刻蚀第一氧化物，以使第一氧化物与隧穿氧化层齐平；在第一多晶硅层、第一氧化物形成的第二表面沉积栅极电介质膜层；在栅极电介质膜层上方沉积第二多晶硅层。其中，第一沟槽之间的间距相等。其中，第一制备结构的制造方法包括：形成依次层叠的半导体衬底、牺牲氧化层和牺牲氮化硅层；光刻并刻蚀牺牲氮化硅层，以使牺牲氮化硅层的多个位置暴露出牺牲氧化层；刻蚀暴露出的牺牲氧化层和与其对应处的半导体衬底，以使半导体衬底、第一氧化层和牺牲氮化硅层形成第一沟槽；在第一沟槽中填充第一氧化物，以使第一氧化物覆盖牺牲氮化硅层；对第一氧化物进行平坦化处理，以使第一氧化物与牺牲氮化硅层齐平；去除牺牲氮化硅层和牺牲氧化层；在暴露出的半导体衬底表面沉积隧穿氧化层；在隧穿氧化层上方沉积第一多晶硅层，使第一多晶硅层覆盖第一氧化物；对第一多晶硅层进行平坦化处理，使第一多晶硅层与第一氧化物齐平。其中，光刻并刻蚀牺牲氮化硅层，以使牺牲氮化硅层的多个位置暴露出牺牲氧化层时采用硬掩膜刻蚀工艺。其中，对第一氧化物进行平坦化处理，以使第一氧化物与牺牲氮化硅层齐平时采用化学机械抛光工艺。第二方面，本专利技术实施例还提供了一种浮栅存储器，该浮栅存储器采用第一方面提供的浮栅存储器的制备方法制备而成。本专利技术通过提供第一制备结构，该第一制备结构包括半导体衬底、设置于半导体衬底一侧的隧穿氧化层、设置于隧穿氧化层远离半导体衬底一侧的第一多晶硅层和多个填充有第一氧化物的第一沟槽，第一多晶硅层被第一沟槽分隔成多段第一子多晶硅层，第一氧化物与第一多晶硅层齐平；通过刻蚀掉部分第一多晶硅层，以凸出第一氧化物；以及通过在第一氧化物及剩余的第一多晶硅层暴露出的表面形成氮化硅层，并使氮化硅层位于第一子多晶硅层的部分具有第一凹槽；以及采用自对准工艺在第一子多晶硅层中形成位于第一凹槽正下方的第二凹槽，进而使得第一多晶硅层的表面积增大，将第一多晶硅层作为浮置栅极时，可以增加浮栅存储器的耦合率，提高擦写速度；并且，通过自对准工艺在第一子多晶硅层中形成位于第一凹槽正下方的第二凹槽，可以使得第一子多晶硅层中第二凹槽具有较高的一致性，并且降低制造成本。附图说明图1是本专利技术实施例提供的一种浮栅存储器的制备方法的流程图。图2是本专利技术实施例提供的第一制备结构的结构示意图。图3是本专利技术实施例提供的第一制备结构的部分第一多晶硅层被刻蚀掉后的结构示意图。图4是本专利技术实施例提供的在第一氧化物及剩余的第一多晶硅层暴露出的表面形成氮化硅层后的结构示意图。图5是本专利技术实施例提供的在第一子多晶硅层中形成第二凹槽后的结构示意图。图6是本专利技术实施例提供的将氮化硅层位于第一凹槽底部的部分刻蚀掉以后的结构示意图。图7是本专利技术实施例提供的以剩余的氮化硅层或第一氧化物及剩余的氮化硅层为掩膜，对暴露出的第一子多晶硅层进行刻蚀，形成第二凹槽后的结构示意图。图8是本专利技术实施例提供的去除剩余氮化硅后对应的结构示意图。图9是本专利技术实施例提供的刻蚀掉第一氧化物后，第一氧化物与隧穿氧化层齐平的结构示意图。图10是本专利技术实施例提供的在第一多晶硅层、第一氧化物形成的第二表面沉积栅极电介质膜层后的结构示意图。图11是本专利技术实施例提供的在栅极电介质膜层上方沉积第二多晶硅层后的结构示意图。图12是本专利技术实施例提供的制备第一制备结构的流程图。图13-20是本专利技术实施例提供的第一制备结构在各步骤中的结构示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。图1是本专利技术实施例提供的一种浮栅存储器的制备方法的流程图，该浮栅存储器的制备方法包括：步骤110、如图2所示，提供第一制备结构，第一制备结构包括半导体衬底10、设置于半导体衬底10一侧的隧穿氧化层20、设置于隧穿氧化层20远离半导体衬底10一侧的第一多晶硅层30和多个填充有第一氧化物50的第一沟槽40，第一多晶硅层30被第一沟槽40分隔成多段第一子多晶硅层31，第一氧化物50与第一多晶硅层30齐平，第一沟槽40的深度大于第一多晶硅层30的厚度；图2是本专利技术实施例提供的第一制备结构的结构示意图。参考图2，可选的，形成浮栅存储器时，第一多晶硅层30可以是浮栅存储器的浮置栅极。具体的，浮栅存储的编程和擦除速率主要依赖于耦合率，即半导体衬底10和浮置栅极之间的电容与浮置栅极和控制栅极之间的电容的比率，耦合率过大，编程和擦除速度越快。步骤120、如图3所示，刻蚀掉部分第一多晶硅层30，以凸出第一氧化物50；图3本文档来自技高网...

【技术保护点】
1.一种浮栅存储器的制备方法，其特征在于，包括：/n提供第一制备结构，所述第一制备结构包括半导体衬底、设置于所述半导体衬底一侧的隧穿氧化层、设置于所述隧穿氧化层远离所述半导体衬底一侧的第一多晶硅层和多个填充有第一氧化物的第一沟槽，所述第一多晶硅层被所述第一沟槽分隔成多段第一子多晶硅层，所述第一氧化物与所述第一多晶硅层齐平，所述第一沟槽的深度大于所述第一多晶硅层的厚度；/n刻蚀掉部分所述第一多晶硅层，以凸出所述第一氧化物；/n在所述第一氧化物及剩余的所述第一多晶硅层暴露出的表面形成氮化硅层，且所述氮化硅层位于所述第一子多晶硅层的部分具有第一凹槽；/n采用自对准工艺在所述第一子多晶硅层中形成第二凹槽，其中，所述第二凹槽位于所述第一凹槽的正下方。/n

【技术特征摘要】
1.一种浮栅存储器的制备方法，其特征在于，包括：
提供第一制备结构，所述第一制备结构包括半导体衬底、设置于所述半导体衬底一侧的隧穿氧化层、设置于所述隧穿氧化层远离所述半导体衬底一侧的第一多晶硅层和多个填充有第一氧化物的第一沟槽，所述第一多晶硅层被所述第一沟槽分隔成多段第一子多晶硅层，所述第一氧化物与所述第一多晶硅层齐平，所述第一沟槽的深度大于所述第一多晶硅层的厚度；
刻蚀掉部分所述第一多晶硅层，以凸出所述第一氧化物；
在所述第一氧化物及剩余的所述第一多晶硅层暴露出的表面形成氮化硅层，且所述氮化硅层位于所述第一子多晶硅层的部分具有第一凹槽；
采用自对准工艺在所述第一子多晶硅层中形成第二凹槽，其中，所述第二凹槽位于所述第一凹槽的正下方。


2.根据权利要求1所述浮栅存储器的制备方法，其特征在于，采用自对准工艺在所述第一子多晶硅层中形成第二凹槽，包括：
对所述氮化硅层进行刻蚀，直至刻蚀掉所述氮化硅层位于所述第一凹槽底部的部分；
以剩余的所述氮化硅层或所述第一氧化物及剩余的所述氮化硅层为掩膜，对暴露出的所述第一子多晶硅层进行刻蚀，形成所述第二凹槽。


3.根据权利要求2所述浮栅存储器的制备方法，其特征在于，在采用自对准工艺在所述第一子多晶硅层中形成第二凹槽之后，还包括：
去除剩余的所述氮化硅层；
刻蚀所述第一氧化物，以使所述第一氧化物与所述隧穿氧化层齐平；
在第一多晶硅层、第一氧化物形成的第二表面沉积栅极电介质膜层；
在所述栅极电介质膜层上方沉积第二多晶硅层。

【专利技术属性】
技术研发人员：何永，冯骏，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11