半导体内连接结构的制造方法技术

一种半导体内连接结构的制造方法，包括形成一通孔电极(via)于一介电层内；沉积一含钌导电层于通孔电极的上表面及介电层的上表面上；以及图案化含钌导电层，以形成一导线于通孔电极的上表面上方，其中导线的厚度小于通孔电极的厚度。

【技术实现步骤摘要】
半导体内连接结构的制造方法
本专利技术实施例涉及一种集成电路装置，且特别涉及一种集成电路装置的内连接结构及其制造方法。
技术介绍
半导体集成电路(IC)工业经历了快速地增长。IC材料及设计的技术演进已经产生了几世代的IC，其中每一世代都具有比上一世代更小更复杂的电路。在IC演进过程中，通常功能密度(即，每一芯片面积的内连接装置的数量)增加，而几何尺寸(即，可使用制造工艺所产生的最小特征部件(或线))却减小。此种按比例微缩小工艺通常通过提高生产效率及降低相关成本而带来多种益处。这种按比例微缩也增加了工艺与制造IC的复杂度，且为了实现这些进展，IC工艺及制造需要有相似发展。举例来说，通常实施于多层内连接(multilayerinterconnect,MLI)特征部件的铜类内连接结构已经呈现出效能、良率及成本上的挑战，因为随着IC特征部件尺寸的不断缩小，MLI特征部件变得更加紧密。举例来说，已观察到依此形成的内连接结构具有更高的深宽比、电阻率及线间电容，造成周围ILD层的损坏，且在图案化及沉积工艺中产生空孔、坍塌及/或弯曲。因此，尽管现有的内本文档来自技高网...

【技术保护点】
1.一种半导体内连接结构的制造方法，包括：/n形成一通孔电极于一介电层内；/n沉积一含钌导电层于该通孔电极的一上表面及该介电层的一上表面上；以及/n图案化该含钌导电层，以形成一导线于该通孔电极的该上表面上方，其中该导线的一厚度小于该通孔电极的一厚度。/n

【技术特征摘要】
20180924 US 62/735,520;20190807 US 16/534,4111.一种半导体内连接结构的制造方法，包括...

【专利技术属性】
技术研发人员：李明翰，眭晓林，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71