半导体结构及其形成方法技术

本公开涉及一种半导体结构及其形成方法，该半导体结构包含导电部件、位于下层结构之上的第一金属基蚀刻停止层、位于第一金属基蚀刻停止层之上的无金属蚀刻停止层、位于无金属蚀刻停止层之上的第二金属基蚀刻停止层、位于第二金属基蚀刻停止层之上的层间介电层、以及互连结构，互连结构延伸穿过第一金属基蚀刻停止层、无金属蚀刻停止层、及第二金属基蚀刻停止层，其中互连结构的底部分直接接触导电部件。第一金属基蚀刻停止层可包含第一金属成分，具有铝、钽、钛、或铪的其中一者，且第二金属基蚀刻停止层可包含与第一金属成分相同或不同的第二金属成分。第一金属基蚀刻停止层与第二金属基蚀刻停止层可均不包含硅。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本公开内容涉及一种半导体结构及其形成方法，特别涉及一种具有金属基蚀刻停止层的半导体结构及其形成方法。
技术介绍
半导体集成电路(integratedcircuit，IC)产业已经历了快速的成长。集成电路(IC)的材料与设计的技术发展已经创造了集成电路(IC)的多个世代，而各个世代具有相较于前一世代更小且更复杂的电路。在集成电路(IC)演进的历程中，功能密度(亦即单位芯片面积的互连装置数量)已普遍地增加，伴随几何尺寸(亦即使用生产制程可产生的最小组件(或线))的缩小。这样的尺寸缩减的过程普遍地为提升生产效率与降低相关成本带来了好处。这样的尺寸缩减也增加了集成电路(IC)的加工和制造的复杂性。为了实现这些发展，需要在集成电路(IC)的加工和制造上进行类似的开发。举例而言，当装置的长度尺寸持续缩减，在多个图案化制程期间采用的蚀刻停止层的效能，可能会对集成电路装置中的导电互连部件的形成造成影响。因此，需要在此领域中进行改良。
技术实现思路
本专利技术的一些实施例提供半导体结构。此半导体结构包含导电部件、复合蚀刻停止层、层间介电层、以及导电互连结构。复合蚀刻停止层位于导电部件之上。层间介电层位于复合蚀刻停止层之上。导电互连结构延伸穿过层间介电层和复合蚀刻停止层，且导电互连结构的底部分接触导电部件。复合蚀刻停止层包含第一金属基蚀刻停止层、无金属蚀刻停止层、及第二金属基蚀刻停止层。第一金属基蚀刻停止层包含第一金属成分，第二金属基蚀刻停止层包含第二金属成分。本专利技术的一些实施例提供半导体结构的形成方法，此方法包含形成下层导电结构；在下层导电结构之上沉积含金属蚀刻停止层；在含金属蚀刻停止层之上形成含硅蚀刻停止层；在含硅蚀刻停止层之上形成层间介电层；将层间介电层图案化，以在层间介电层中形成开口；在第一蚀刻制程中蚀刻含硅蚀刻停止层；在第二蚀刻制程中蚀刻含金属蚀刻停止层；以及在层间介电层的开口中形成导电部件，其中导电部件直接接触下层导电结构。本专利技术的一些实施例提供半导体结构的形成方法，此方法包含形成第一导电部件；在第一导电部件之上形成蚀刻停止层，其中蚀刻停止层包含第一含金属子层、无金属子层、及第二含金属子层；在蚀刻停止层之上形成介电层；将介电层图案化以形成开口；进行第一湿式蚀刻制程以移除位于开口中的第二含金属子层的多个部分；进行干式蚀刻制程以移除位于开口中的无金属子层的多个部分；进行第二湿式蚀刻制程以移除位于开口中的第一含金属子层的多个部分；在开口中形成阻障层；以及在开口中形成第二导电部件，从而第二导电部件接触阻障层。附图说明通过以下的详细描述配合附图说明书附图，可以更加理解本专利技术实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。图1A和图1B是根据本专利技术实施例的多个面向，制造半导体装置的范例方法的流程图。图2是根据本专利技术实施例的多个面向，制造半导体装置的范例方法的流程图。图3A和图3B是根据本专利技术实施例的多个面向，半导体装置的范例的局部剖面示意图。图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15和图16是根据本专利技术实施例的多个面向，如图1A和图1B所示的制造方法的实施例中，各个中间阶段的半导体装置的范例的局部剖面示意图。其中，附图标记说明如下：100、200～方法；102、104、106、108、110、112、114、116、118、120、120、124、202、204、206、208、210、212、214、216、218～操作步骤；300～工件；300A、300B～下层结构；312～基底；314～高介电常数金属栅极结构；316～源极/漏极部件；318～通道区域；320～栅极电极；322～栅极介电层；324～栅极间隙物；326、328、342、352、368～层间介电层；330、344、346、354、356、384～导电部件；340、350～金属化层；362～下部蚀刻停止层；364～中间蚀刻停止层；366～上部蚀刻停止层；370A、370B～图案化光阻层；372～开口；372A～顶部分；372B～底部分；374、378～蚀刻溶液；376～蚀刻气体；380～阻障层；382～导电材料。具体实施方式以下内容提供了很多不同的实施例或范例，用于实现本专利技术实施例的不同部件。组件和配置的具体范例描述如下，以简化本专利技术实施例。当然，这些仅仅是范例，并非用以限定本专利技术实施例。举例来说，叙述中若提及第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。另外，本专利技术实施例可能在许多范例中重复元件符号及/或字母。这些重复是为了简化和清楚的目的，其本身并非代表所讨论各种实施例及/或配置之间有特定的关系。并且，本专利技术实施例中，一个部件形成于另一部件上、连接至另一部件、及/或耦接至另一部件，可能包含形成这些部件直接接触的实施例，也可能包含额外的部件可能形成于这些部件之间，使得这些部件不直接接触的实施例。此外，此处可能使用空间上的相关用语，例如“下方的”、“上方的”、“水平的”、“垂直的”、“在…上方”、“在…之上”、“在…下方”、“在…之下”、“朝上的”、“朝下的”、“顶部”、“底部”和其他类似的衍生用语(例如，“水平地”、“向下地”、“向上地”等)可用于此，以便描述本专利技术实施例的一个部件与其他部件之间的关系。此些空间上的相关用语用于涵盖包含此些部件的装置的不同方位。再者，当使用“约”、“大约”或类似的用语来描述一个数字或一个数值范围时，除非有另外指明，则此用语是用于表示包含此数值及与此数值相差±10％的数值范围。举例而言，“约5纳米”的用语包含了4.5纳米至5.5纳米的尺寸范围。本专利技术实施例有关于半导体装置的制造方法，且特别有关于在半导体装置中形成导电互连部件的方法。在形成导电部件(例如，源极/漏极部件和金属栅极)时，可以经由多个图案化与蚀刻制程来形成垂直互连部件(例如，接点及/或导孔)、水平互连部件(例如，金属线)、及/或多层互连部件(例如，金属化层(metallizationlayer)和层间介电层)，以进行进一步的装置制程。在这些制程期间，可以采用蚀刻停止层以保护下方的层不受到意外的蚀刻。然而，随着部件尺寸持续的缩减，蚀刻剂的负载效应变得更加显著，导致在图案化期间发生图案化部件的形成不完全(例如，蚀刻不足效应(under-etchingeffect))或意外击穿(punch-through)蚀刻停止层。因此，本专利技术实施例提供用于改进多个图案化制程的方法与材料，而此些图案化制程与在集成电路装置制造期间形成导电互连部件相关。本文公开的半导体制程可以例如是包含p型金属氧化物半导体(PMOS)装置和n型金属氧化物半导体(NMOS)装置的互补式金属氧化物半导体(CMOS)装置。关于结构，这些装置可以是二维平面式金属氧化物半导体场效晶体管(MPSFET)装置或者三维非平面式鳍式场效晶体管(FinFET)装置。然而，需了解的是，本专利技术实施例不应限定至某特定类型的装置。图1A和图1B是根本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：一导电部件；一复合蚀刻停止层，位于该导电部件之上，该复合蚀刻停止层包括：一第一金属基蚀刻停止层，其中，该第一金属基蚀刻停止层包括一第一金属成分；一无金属蚀刻停止层；及一第二金属基蚀刻停止层，其中，该第二金属基蚀刻停止层包括一第二金属成分；一层间介电层，位于该复合蚀刻停止层之上；以及一导电互连结构，延伸穿过该层间介电层和该复合蚀刻停止层，其中，该导电互连结构的一底部分接触该导电部件。

【技术特征摘要】
2018.04.27 US 15/964,3061.一种半导体结构，包括：一导电部件；一复合蚀刻停止层，位于该导电部件之上，该复合蚀刻停止层包括：一第一金属基蚀刻停止层，其中，该第一金属基蚀刻停止层包括一第一金属成分；一无金属蚀刻停止层；及一第二金属基蚀刻停止层，其中，该第二金属基蚀刻停止层包括一第二金属成分；一层间介电层，位于该复合蚀刻停止层之上；以及一导电互连结构，延伸穿过该层间介电层和该复合蚀刻停止层，其中，该导电互连结构的一底部分接触该导电部件。2.如权利要求1所述的半导体结构，其中，该第一金属成分包括铝、钽、钛、铪、或上述的任意组合。3.如权利要求1所述的半导体结构，其中，该第一金属基蚀刻停止层和该第二金属基蚀刻停止层均不含硅。4.如权利要求1所述的半导体结构，其中，该第一金属基蚀刻停止层的一厚度近似该第二金属基蚀刻停止层的一厚度，且其中该无金属蚀刻停止层的一厚度是该第一金属基蚀刻停止层的该厚度的至少1.5倍。5.一种半导体结构的形成方法，包括：形成一下层导电结构；在该下层导电结构之上沉积一含金属蚀刻停止层；在该含金属蚀刻停止层之上形成一含硅蚀刻停止层；在该含硅蚀刻停止层之上形成一层间介电层；图案化该层间介电层以在该层间介电层中形成一开口；在一第一蚀刻制程中蚀刻该含硅蚀刻停止层；在一第二蚀刻制程中蚀刻该含金属蚀刻停止层；以及在该层间介电层的该开口中形成一导电部件，其中，该导电部件直接接触该下层导电结构。6.如权利要求5所述的半导体结构的形成方法，其中，该第一蚀刻制程包括一干式蚀刻制程，该干式蚀刻制程...

【专利技术属性】
技术研发人员：童思频，林裕凯，王仁宏，潘兴强，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71