半导体封装件制造技术

提供一种半导体封装件，其包括：基底，具有第一表面和与第一表面背对的第二表面；多个第一垫和多个第二垫，分别设置在第一表面和第二表面上并彼此电连接；半导体芯片，设置在第一表面上并连接到多个第一垫；虚设芯片，具有与半导体芯片的一个侧表面面对的侧表面，设置在第一表面上并在与第一表面平行的方向上与半导体芯片分隔开，虚设芯片在与第一表面垂直的方向上具有比半导体芯片的上表面低的上表面；底填件，设置在半导体芯片与第一表面之间，具有在与第一表面垂直的方向上沿着半导体芯片和虚设芯片的彼此面对的侧表面延伸的延伸部分，延伸部分的上端部设置为比半导体芯片的上表面低；密封材料，设置在第一表面上并密封半导体芯片和虚设芯片。

Semiconductor Package

【技术实现步骤摘要】
半导体封装件本申请要求于2018年1月29日在韩国知识产权局提交的第10-2018-0010700号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
根据本专利技术构思的示例实施例涉及一种包括半导体芯片的半导体封装件。
技术介绍
随着电子工业的发展，对电子组件的高性能、高速度和小型化的需求正在增长。根据这种趋势，通常通过在单个中介件或者封装基底上安装多个半导体芯片来制造封装件。由于构成半导体封装件的单个组件之间的热膨胀系数(CTE)的差异，所以会发生半导体封装件弯曲的翘曲现象，用于控制半导体封装件的翘曲的技术可以是有用的。
技术实现思路
示例实施例提供了一种能够控制翘曲的半导体封装件。根据示例实施例，半导体封装件包括：基底，具有第一表面和与所述第一表面背对的第二表面；多个第一垫，设置在所述基底的所述第一表面上，多个第二垫，设置在所述基底的所述第二表面上并且电连接到所述多个第一垫；半导体芯片，设置在所述基底的所述第一表面上并且连接到所述多个第一垫；虚设芯片，具有与所述半导体芯片的一个侧表面面对的侧表面，设置在所述基底的所述第一表面上并且在与所述基底的所述第一表面平行的方向上与所述半导体芯片分隔开，所述虚设芯片在与所述基底的所述第一表面垂直的方向上具有比所述半导体芯片的所述上表面低的上表面；底填件，设置在所述半导体芯片与所述基底的所述第一表面之间，具有在与所述基底的所述第一表面垂直的所述方向上沿着所述半导体芯片和所述虚设芯片的彼此面对的侧表面延伸的延伸部分，所述延伸部分的上端部设置为比所述半导体芯片的所述上表面低；以及密封材料，设置在所述基底的所述第一表面上并且密封所述半导体芯片和所述虚设芯片。根据示例实施例，半导体封装件包括：基底，具有第一表面和与所述第一表面背对的第二表面；多个第一垫，设置在所述基底的所述第一表面上，多个第二垫，设置在所述基底的所述第二表面上并且电连接到所述多个第一垫；第一半导体芯片，设置在所述基底的所述第一表面上并且连接到所述多个第一垫的第一部分；第二半导体芯片，设置在所述基底的所述第一表面上并在与所述基底的所述第一表面平行的方向上与所述第一半导体芯片分隔开，并且连接到所述多个第一垫的与所述多个垫的所述第一部分不同的第二部分；虚设芯片，设置在所述基底的所述第一表面上以至少具有与所述第一半导体芯片的一个侧表面面对的侧表面，具有在与所述基底的所述第一表面垂直的方向上比所述第一半导体芯片的所述上表面低的上表面；底填件，设置在所述第一半导体芯片、所述第二半导体芯片与所述基底的所述第一表面之间，具有在与所述基底的所述第一表面垂直的所述方向上沿着所述第一半导体芯片和所述虚设芯片的彼此面对的侧表面延伸的延伸部分，所述延伸部分的上端部设置为比所述第一半导体芯片的所述上表面低；以及密封材料，设置在所述基底的所述第一表面上并且密封所述第一半导体芯片、所述第二半导体芯片和所述虚设芯片。根据示例实施例，半导体封装件包括：基底，具有第一表面和与所述第一表面背对的第二表面；多个第一垫，设置在所述基底的所述第一表面上，多个第二垫，设置在所述基底的所述第二表面上并且电连接到所述多个第一垫；第一半导体芯片，设置在所述基底的所述第一表面上并且连接到所述多个第一垫的第一部分；第二半导体芯片，具有面对所述第一半导体芯片的一个侧表面的侧表面，设置在所述基底的所述第一表面上，并且在与所述基底的所述第一表面垂直的方向上具有比所述第一半导体芯片的在与所述基底的所述第一表面垂直的方向上的安装高度低的安装高度；底填件，设置在所述第一半导体芯片、所述第二半导体芯片与所述基底的所述第一表面之间，具有在与所述基底的所述第一表面垂直的所述方向上沿着所述第一半导体芯片和所述第二半导体芯片的彼此面对的侧表面延伸的延伸部分，所述延伸部分的上端部设置为比所述第一半导体芯片的所述安装高度低；以及密封材料，设置在所述基底的所述第一表面上，以在覆盖所述底填件的所述延伸部分的同时密封所述第一半导体芯片和所述第二半导体芯片，所述密封材料的热膨胀系数比所述底填件的热膨胀系数低。附图说明通过下面结合附图进行的详细描述，本专利技术构思的以上及其它方面、特征和优点将被更加清楚地理解，在附图中：图1是示出根据示例实施例的半导体封装件的剖面侧视图；图2是图1中示出的半导体封装件的平面图；图3和图4是图1中示出的半导体封装件的一部分的放大剖视图；图5是示出根据虚设芯片的安装高度改善翘曲的效果的曲线图；图6是示出采用图1中示出的半导体封装件的模块的剖面侧视图；图7是根据示例实施例的半导体封装件的平面图；图8是图7中示出的半导体封装件的沿线X1-X1'截取的剖面侧视图；图9是图7中示出的半导体封装件的沿线X2-X2'截取的剖面侧视图；图10是图7中示出的半导体封装件的沿线Y-Y'截取的剖面侧视图；图11是示出采用图8中示出的半导体封装件的模块的剖面侧视图；图12是根据示例实施例的半导体封装件的平面图；图13是图12中示出的半导体封装件的沿线X-X'截取的剖面侧视图；以及图14是示出根据本公开的示例性实施例的制造将在半导体封装件中使用的半导体器件的方法的流程图。具体实施方式在下文中，将参照附图描述本专利技术构思的示例实施例。图1是示出根据示例实施例的半导体封装件的剖面侧视图，图2是图1中示出的半导体封装件的平面图。例如，图1是图2的半导体封装件的沿线I-I'截取的剖视图。参照图1和图2，根据示例实施例的半导体封装件100A可以包括：中介件110，具有第一表面110A(可被称为中介件110的上表面)和背对的第二表面110B(可被称为中介件110的下/底表面)；半导体芯片120和虚设芯片150，设置在中介件110的第一表面110A上；底填件161，设置在中介件110的第一表面110A与半导体芯片120之间；以及密封材料165，覆盖半导体芯片120和虚设芯片150。根据示例性实施例，中介件110的第一表面110A可以面对半导体芯片120和虚设芯片150的底表面，第二表面110B可以背离半导体芯片120与虚设芯片150的底表面。根据示例性实施例，中介件110可以在同一封装件内位于其它半导体芯片(未示出)上方。在本示例实施例中采用的中介件110可以包括形成在基体材料111中的布线电路114以及分别设置在第一表面110A和第二表面110B上并且通过布线电路114彼此连接的多个第一垫(pad，或称为“焊盘”)112和多个第二垫(pad，或称为“焊盘”)113。在图1中，布线电路114可以在区域的仅一部分中由虚线来表示，并且可以包括与第一垫112和第二垫113中的每个相关的每个布线电路114。根据实施例，设置在中介件110的第一表面110A上的多个第一垫112通过布线电路114电连接到设置在中介件110的第二表面110B上的多个第二垫113。如在这里所使用的，除非另有说明，否则被描述为“电连接”的项被构造为使得电信号可以从一个项传到另一项。根据示例性实施例，虚设芯片150可以是由晶体半导体材料形成的单片块，诸如，晶体硅的块和/或与形成半导体芯片120的基底的晶体材料相同的晶体材料的块。因此，虚设芯片150和半导体芯片120的CTE可以基本相同(例如，变化小于10％)。本文档来自技高网...

【技术保护点】
1.一种半导体封装件，所述半导体封装件包括：基底，具有第一表面和与所述第一表面背对的第二表面；多个第一垫和多个第二垫，所述多个第一垫设置在所述基底的所述第一表面上，所述多个第二垫设置在所述基底的所述第二表面上并且电连接到所述多个第一垫；半导体芯片，设置在所述基底的所述第一表面上并且连接到所述多个第一垫；虚设芯片，具有与所述半导体芯片的一个侧表面面对的侧表面，设置在所述基底的所述第一表面上并且在与所述基底的所述第一表面平行的方向上与所述半导体芯片分隔开，所述虚设芯片在与所述基底的所述第一表面垂直的方向上具有比所述半导体芯片的上表面低的上表面；底填件，设置在所述半导体芯片与所述基底的所述第一表面之间，并且具有在与所述基底的所述第一表面垂直的所述方向上沿着所述半导体芯片和所述虚设芯片的彼此面对的侧表面延伸的延伸部分，所述延伸部分的上端部设置为比所述半导体芯片的所述上表面低；以及密封材料，设置在所述基底的所述第一表面上，并且密封所述半导体芯片和所述虚设芯片。

【技术特征摘要】
2018.01.29 KR 10-2018-00107001.一种半导体封装件，所述半导体封装件包括：基底，具有第一表面和与所述第一表面背对的第二表面；多个第一垫和多个第二垫，所述多个第一垫设置在所述基底的所述第一表面上，所述多个第二垫设置在所述基底的所述第二表面上并且电连接到所述多个第一垫；半导体芯片，设置在所述基底的所述第一表面上并且连接到所述多个第一垫；虚设芯片，具有与所述半导体芯片的一个侧表面面对的侧表面，设置在所述基底的所述第一表面上并且在与所述基底的所述第一表面平行的方向上与所述半导体芯片分隔开，所述虚设芯片在与所述基底的所述第一表面垂直的方向上具有比所述半导体芯片的上表面低的上表面；底填件，设置在所述半导体芯片与所述基底的所述第一表面之间，并且具有在与所述基底的所述第一表面垂直的所述方向上沿着所述半导体芯片和所述虚设芯片的彼此面对的侧表面延伸的延伸部分，所述延伸部分的上端部设置为比所述半导体芯片的所述上表面低；以及密封材料，设置在所述基底的所述第一表面上，并且密封所述半导体芯片和所述虚设芯片。2.如权利要求1所述的半导体封装件，其中，所述底填件具有比所述密封材料的模量低的模量。3.如权利要求2所述的半导体封装件，其中，所述密封材料覆盖所述底填件的所述延伸部分。4.如权利要求1所述的半导体封装件，其中，所述底填件的所述延伸部分与所述虚设芯片接触的在与所述基底的所述第一表面垂直的所述方向上的最上点的水平比所述底填件的所述延伸部分与所述半导体芯片接触的在与所述基底的所述第一表面垂直的所述方向上的最上点的水平低。5.如权利要求4所述的半导体封装件，其中，所述底填件的所述延伸部分与所述虚设芯片接触的在与所述基底的所述第一表面垂直的所述方向上的所述最上点的所述水平等于所述虚设芯片的所述上表面在与所述基底的所述第一表面垂直的所述方向上的水平。6.如权利要求1所述的半导体封装件，其中，所述底填件的所述延伸部分的所述上端部进一步延伸以覆盖所述虚设芯片的所述上表面的至少一部分。7.如权利要求1所述的半导体封装件，其中，所述密封材料覆盖所述虚设芯片的所述上表面，并且具有与所述半导体芯片的所述上表面共面的上表面。8.如权利要求1所述的半导体封装件，其中，所述虚设芯片的在与所述基底的所述第一表面垂直的所述方向上的安装高度为所述半导体芯片的在与所述基底的所述第一表面垂直的所述方向上的安装高度的60％至90％。9.一种半导体封装件，所述半导体封装件包括：基底，具有第一表面和与所述第一表面背对的第二表面；多个第一垫和多个第二垫，所述多个第一垫设置在所述基底的所述第一表面上，所述多个第二垫设置在所述基底的所述第二表面上并且电连接到所述多个第一垫；第一半导体芯片，设置在所述基底的所述第一表面上并且连接到所述多个第一垫的第一部分；第二半导体芯片，设置在所述基底的所述第一表面上并且在与所述基底的所述第一表面平行的方向上与所述第一半导体芯片分隔开，并且连接到所述多个第一垫的第二部分，所述多个第一垫的所述第二部分与所述多个第一垫的所述第一部分不同；虚设芯片，设置在所述基底的所述第一表面上以至少具有与所述第一半导体芯片的一个侧表面面对的侧表面，并且具有在与所述基底的所述第一表面垂直的方向上比所述第一半导体芯片的上表面低的上表面；底填件，设置在所述第一半导体芯片、所述第二半导体芯片与所述基底的所述第一表面之间，并且具有在与所述基底的所述第一表面垂直的所述方向上沿着所述第一半导体芯片和所述虚设芯片的彼此面对的侧表面延伸的延伸部分，所述延伸部分的上端部设置为比所述第一半导体芯片的所述上表面低；以及密封材料，设置在所述基底的所述第一表面上，并且密封所述第一半导体芯片、所述第二半导体芯片和所述虚设芯片。10.如权利要求9所述的半导体封装件，其中，所述第二半导体芯片包括与所述第一半导体芯片的所述一个侧表面相邻设置的多个第二半导体芯片，并且所述虚设芯片设置在所述多个第二半导体芯片之间。11.如权利要求9所述的半导体封装件，其中，所述底填件具有比所述密封材料的热膨胀系数高的热膨胀系数，并且所述密封材料覆盖所述底填件的所述延伸部分。12.如权利要求9所述的半导体封装件，其中，所述底填件的所述延伸部分...

【专利技术属性】
技术研发人员：李秀昶，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR