封装装置，半导体装置和封装装置的制造方法制造方法及图纸

一种封装装置包含电路层、至少一个导电区段、封装体和重布层。所述导电区段设于所述电路层上且具有第一表面和第二表面。所述封装体密封所述导电区段的至少一部分且具有第一上表面。所述导电区段的所述第一表面的第一部分和所述第二表面的至少一部分设于所述封装体的所述第一上表面上方。所述重布层设于所述封装体、所述导电区段的所述第一表面的所述第一部分和所述导电区段的所述第二表面上。

Manufacturing methods of packaging devices, semiconductor devices and packaging devices

【技术实现步骤摘要】
封装装置，半导体装置和封装装置的制造方法
本揭露涉及一种封装装置(packagedevice)和制造方法，且涉及一种封装装置，其包含设于导电区段(conductivesegment)的一部分上的重布层(redistributionlayer,RDL)，和所述封装装置的制造方法。
技术介绍
在一些半导体封装中，互连组件(interconnectioncomponent)(例如，支柱(pillar)或电线(wire))会在其制造过程中被封装化合物(moldingcompound)密封(encasulate)(例如，完全密封)。因此，可使用研磨制程使此互连组件从封装体中暴露。所述研磨制程中可去除封装化合物的一部分和互连组件的一部分，使得互连组件的上表面暴露。接着，可连接RDL到互连组件的上表面。然而，此研磨制程可能较为昂贵或耗时。
技术实现思路
在一些实施例中，封装装置包含电路层(circuitlayer)、至少一个导电区段、封装体(encapsulant)和重布层。所述导电区段设于所述电路层上，且具有第一表面和第二表面。所述封装体密封所述导电区段的至少一部分且具有第一上表面。所述导电区段的所述第一表面的第一部分和所述第二表面的至少一部分设于所述封装体的所述第一上表面上方。所述重布层设于所述封装体、所述导电区段的所述第一表面的所述第一部分和所述导电区段的所述第二表面上。在一些实施例中，半导体装置包含电路层、逻辑组件(logiccomponent)、封装体、重布层、第一导电区段和第二导电区段。逻辑组件设于电路层上。封装体密封所述逻辑组件。重布层设于封装体上。第一导电区段连接电路层和重布层。第二导电区段连接逻辑组件和重布层。第一导电区段和第二导电区段由单个接合线(singlebondingwire)所形成。在一些实施例中，封装装置的制造方法包含(a)形成接合线，其具有两个第一表面，且包含所述两个第一表面之间的连接区段(connectingsegment)；(b)提供封装体以密封接合线且暴露接合线的连接区段的一部分；(c)去除接合线的连接区段，以将接合线分离成两个区段且形成所述区段中的每一个的第二表面；以及(d)去除封装体的一部分以暴露所述区段中的每一个的第一表面的第一部分。附图说明当结合附图阅读时，从以下具体实施方式易于理解本揭露的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。图1说明根据本揭露的一些实施例的封装装置的实例的截面图。图2说明图1中展示的区域1A的放大视图。图3说明沿着图2中展示的线1B-1B的截面图。图4说明根据本揭露的一些实施例的封装装置的实例的截面图。图5说明图4中所展示的区域4A的放大视图。图6说明沿着图5中所展示的线4B-4B的截面图。图7说明根据本揭露的一些实施例的封装装置的实例的截面图。图8说明图7中所展示的区域7A的放大视图。图9说明沿着图8中所展示的线7B-7B的截面图。图10说明根据本揭露的一些实施例的封装装置的实例的截面图。图11说明图10中所展示的区域10A的放大视图。图12说明沿着图11中所展示的线10B-10B的截面图。图13说明根据本揭露的一些实施例的封装装置的实例的截面图。图14说明根据本揭露的一些实施例的封装装置(半导体装置)的实例的截面图。图15说明根据本揭露的一些实施例的封装装置(半导体装置)的实例的截面图。图16说明根据本揭露的一些实施例的封装装置(半导体装置)的实例的截面图。图17说明根据本揭露的一些实施例的封装装置(半导体装置)的实例的截面图。图18说明根据本揭露的一些实施例的封装装置(半导体装置)的实例的截面图。图19说明根据本揭露的一些实施例的封装装置(半导体装置)的实例的截面图。图20说明根据本揭露的一些实施例的封装装置(半导体装置)的实例的截面图。图21说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图22说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图23说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图24说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图25说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图26说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图27说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图28说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图29说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图30说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图31说明图30中所展示的区域30A的放大视图。图32说明沿着图31中所展示的线30B-30B的截面图。图33说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图34说明图33中所展示的区域33A的放大视图。图35说明沿着图34中所展示的线33B-33B的截面图。图36说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图37说明图36中所展示的区域36A的放大视图。图38说明沿着图37中所展示的线36B-36B的截面图。图39说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图40说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图41说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图42说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图43说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图44说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图45说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图46说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图47说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图48说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图49说明图48中所展示的区域48A的放大视图。图50说明沿着图49中所展示的线48B-48B的截面图。图51说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图52说明图51中所展示的区域51A的放大视图。图53说明沿着图52中所展示的线51B-51B的截面图。图54说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图55说明图54中所展示的区域54A的放大视图。图56说明沿着图55中所展示的线54B-54B的截面图。图57说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图58说明图57中所展示的区域57A的放大视图。图59说明沿着图58中所展示的线57B-57B的截面图。图60说明根据本揭露的一些实施例的封装装置的制造方法的实例的一或多个阶段。图61说明图60中所展示的区域60A的放大视图。图62说明沿着图61中所展示的线60B-60B的截面图。图63说明根据本揭露的一些本文档来自技高网...

【技术保护点】
1.一种封装装置，包括：电路层；至少一个导电区段，其设于所述电路层上且具有第一表面和第二表面；封装体，其密封所述导电区段的至少一部分且具有第一上表面，其中所述导电区段的所述第一表面的第一部分和所述第二表面的至少一部分设于所述封装体的所述第一上表面上方；以及重布层，其设于所述封装体、所述导电区段的所述第一表面的所述第一部分和所述导电区段的所述第二表面上。

【技术特征摘要】
2018.01.25 US 15/880,3771.一种封装装置，包括：电路层；至少一个导电区段，其设于所述电路层上且具有第一表面和第二表面；封装体，其密封所述导电区段的至少一部分且具有第一上表面，其中所述导电区段的所述第一表面的第一部分和所述第二表面的至少一部分设于所述封装体的所述第一上表面上方；以及重布层，其设于所述封装体、所述导电区段的所述第一表面的所述第一部分和所述导电区段的所述第二表面上。2.根据权利要求1所述的封装装置，其中所述导电区段的所述第一表面和所述第二表面彼此相交。3.根据权利要求1所述的封装装置，其中所述导电区段的所述第一表面的平均粗糙度不同于所述导电区段的所述第二表面的平均粗糙度。4.根据权利要求3所述的封装装置，其中所述导电区段的所述第一表面的所述平均粗糙度小于所述导电区段的所述第二表面的所述平均粗糙度。5.根据权利要求1所述的封装装置，其中所述至少一个导电区段包含第一导电区段和第二导电区段，所述第二导电区段与所述第一导电区段分离，所述第一导电区段和所述第二导电区段两者均连接所述电路层和所述重布层。6.根据权利要求1所述的封装装置，其中所述封装体进一步具有第二上表面，其与所述第一上表面非共面，且所述重布层设于所述封装体的所述第一上表面和所述第二上表面上。7.根据权利要求6所述的封装装置，其中所述封装体的所述第二上表面设在所述导电区段的所述第二表面下方。8.根据权利要求6所述的封装装置，进一步包括钝化层，其设于所述封装体的所述第一上表面、所述重布层和所述封装体的所述第二上表面上。9.根据权利要求1所述的封装装置，进一步包括电子组件，其设于所述电路层上，其中所述至少一个导电区段包含第一导电区段和第二导电区段，所述第二导电区段与所述第一导电区段分离，所述第一导电区段连接所述电路层和所述重布层，所述第二导电区段连接所述电子组件和所述重布层。10.根据权利要求9所述的封装装置，其中所述电子组件包括导电层，且所述第二导电区段连接到所述电子组件的所述导电层。11.一种半导体装置，包括：电路层；逻辑组件，其设于所述电路层上；封装体，其密封所述逻辑组件；重布层，其设于所述封...

【专利技术属性】
技术研发人员：吕文隆，方仁广，黄敏龙，刘展文，许敬国，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71