存储器装置及其操作方法制造方法及图纸

提供了一种存储器装置及其操作方法。该存储器装置包括：存储器单元；联接到存储器单元的位线和字线；以及页缓冲器，其被配置为对存储器单元执行读操作，其中，当在读操作期间一个读电压被施加到字线时，页缓冲器通过执行第一评估操作、第一感测操作、第二评估操作和第二感测操作来将存储器单元的编程状态感测为至少三个编程状态中的一个。

Memory device and its operation method

【技术实现步骤摘要】
存储器装置及其操作方法
本公开的各种实施方式总体上涉及存储器装置及其操作方法。具体地讲，涉及一种能够改进读操作的速度的存储器装置以及该存储器装置的操作方法。
技术介绍
半导体存储器装置是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)的半导体实现的存储装置。半导体存储器装置通常被分类为易失性存储器装置和非易失性存储器装置。当电源被切断时，易失性存储器装置丢失所存储的数据。易失性存储器的示例包括静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。即使当电源被切断时，非易失性存储器装置也保持所存储的数据。非易失性存储器的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。闪存通常被分类为NOR型闪存和NAND型闪存。
技术实现思路
实施方式提供了一种能够改进读操作和编程验证操作的速度的存储器装置以及该存储器装置的操作方法。根据本公开的一方面，提供了一种存储器装置，该存储器装置包括：存储器单元；联接到存储器单元的位线和字线；以及页缓冲器，其被配置为对存储器单元执行读操作，其中，当在读操作期间一个读电压被施加到字线时，页缓冲器通过执行第一评估操作、第一感测操作、第二评估操作和第二感测操作来将存储器单元的编程状态感测为至少三个编程状态中的一个。根据本公开的另一方面，提供了一种操作存储器装置的方法，该方法包括以下步骤：对联接到存储器单元的位线进行预充电，并将第一读电压施加至联接到存储器单元的字线；通过根据位线的电位电平控制页缓冲器中的感测节点的电位电平来执行预评估操作，其中，响应于具有第一电位电平的第一感测信号而评估位线和公共节点的电位，并且响应于具有第二电位电平的第二感测信号而评估公共节点和感测节点的电位；通过感测与感测节点的电位电平对应的第一数据来执行第一感测操作；通过维持施加到字线的第一读电压，并且根据位线的电位电平控制感测节点的电位电平来执行后评估操作，其中，响应于具有第一电位电平的第一感测信号而评估位线和公共节点的电位，并且响应于具有第三电位电平的第二感测信号而评估公共节点和感测节点的电位；以及通过感测与感测节点的电位电平对应的第二数据来执行第二感测操作。根据本公开的另一方面，提供了一种操作存储器装置的方法，该方法包括以下步骤：对联接到存储器单元的位线进行预充电，并将主验证电压施加到联接到存储器单元的字线；通过根据位线的电位电平控制页缓冲器中的感测节点的电位电平来执行预评估操作，其中，响应于具有第一电位电平的第一感测信号而评估位线和公共节点的电位，并且响应于具有第二电位电平的第二感测信号而评估公共节点和感测节点的电位；通过执行第一感测操作来根据感测节点的电位电平执行预验证操作；通过维持施加到字线的主验证电压，并且根据位线的电位电平控制感测节点的电位电平来执行后评估操作，其中，响应于具有第一电位电平的第一感测信号而评估位线和公共节点的电位，并且响应于具有第三电位电平的第二感测信号而评估公共节点和感测节点的电位；以及通过执行第二感测操作来根据感测节点的电位电平执行主验证操作。附图说明现在将参照附图在下文中更充分地描述各种实施方式；然而，其可按照不同的形式来具体实现，不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式以使得本公开将彻底和完整，并且将向本领域技术人员充分传达示例实施方式的范围。需要注意的是，对“实施方式”的引用未必意指仅一个实施方式，对“实施方式”的不同引用未必是相同的(多个)实施方式。在附图中，为了例示清晰，图的尺寸可能被夸大。将理解，当元件被称为“在”两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。相似标号始终表示相似元件。图1是示出根据本公开的实施方式的存储器系统的图。图2是示出根据本公开的实施方式的存储器装置的图。图3是示出根据本公开的实施方式的存储块的图。图4是示出三维配置的存储块的实施方式的图。图5是示出三维配置的存储块的另一实施方式的图。图6是示出存储器单元的阈值电压分布以及根据字线电压的存储器单元的单元电流的图。图7是示出根据本公开的实施方式的页缓冲器的图。图8是描述根据本公开的实施方式的存储器装置的读操作的流程图。图9是示出根据本公开的实施方式的存储器装置的读操作的阈值电压分布图。图10是示出根据本公开的另一实施方式的存储器装置的读操作的阈值电压分布图。图11是示出根据本公开的实施方式的存储器装置的编程验证操作的阈值电压分布图。图12是示出包括根据本公开的实施方式的存储器装置的存储器系统的图。图13是示出包括根据本公开的实施方式的存储器装置的存储器系统的图。图14是示出包括根据本公开的实施方式的存储器装置的存储器系统的图。图15是示出包括根据本公开的实施方式的存储器装置的存储器系统的图。具体实施方式在以下详细描述中，仅简单地作为例示示出并描述了本公开的特定示例性实施方式。如本领域技术人员将认识到的，在不脱离本公开的精神或范围的情况下，所描述的实施方式可按照各种不同的方式修改。因此，附图和描述本质上将被视为是例示性的而非限制性的。在整个说明书中，当元件被称为“连接”或“联接”到另一元件时，其可直接连接或联接到另一元件，或者在二者间插入一个或更多个中间元件的情况下间接连接或联接到另一元件。另外，当元件被称为“包括”组件时，这指示该元件还可包括另一组件，而非排除另一组件，除非有不同的公开。图1是示出根据本公开的实施方式的存储器系统1000的图。参照图1，存储器系统1000可包括用于存储数据的存储器装置1100以及用于在主机2000的控制下控制存储器装置1100的存储控制器1200。主机2000可使用诸如高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附接SCSI(SAS)的接口协议来与存储器系统1000通信。主机2000与存储器系统1000之间的接口协议不限于上述示例，可以是诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和集成驱动电子设备(IDE)的其它接口协议中的一种。存储控制器1200可控制存储器系统1000的总体操作，并且控制主机2000与存储器装置1100之间的数据交换。例如，存储控制器1200可通过响应于来自主机2000的请求控制存储器装置1100来编程或读取数据。另外，存储控制器1200可存储包括在存储器装置1100中的主存储块和子存储块的信息，并且根据为编程操作加载的数据量选择存储器装置1100以对主存储块或子存储块执行编程操作。根据实施方式，存储器装置1100可包括例如双倍数据速率同步动态随机存取存储器(DDRSDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)和闪存。存储器装置1100可在存储控制器1200的控制下执行编程操作、读操作或擦除操作。图2是示出根据本公开的实本文档来自技高网...

【技术保护点】
1.一种存储器装置，该存储器装置包括：存储器单元；联接到所述存储器单元的位线和字线；以及被配置为对所述存储器单元执行读操作的页缓冲器，其中，当在所述读操作期间一个读电压被施加到所述字线时，所述页缓冲器通过执行第一评估操作、第一感测操作、第二评估操作和第二感测操作来将所述存储器单元的编程状态感测为至少三个编程状态中的一个。

【技术特征摘要】
2018.01.30 KR 10-2018-00115431.一种存储器装置，该存储器装置包括：存储器单元；联接到所述存储器单元的位线和字线；以及被配置为对所述存储器单元执行读操作的页缓冲器，其中，当在所述读操作期间一个读电压被施加到所述字线时，所述页缓冲器通过执行第一评估操作、第一感测操作、第二评估操作和第二感测操作来将所述存储器单元的编程状态感测为至少三个编程状态中的一个。2.根据权利要求1所述的存储器装置，其中，所述至少三个编程状态是具有高于所述读电压的第一阈值电压的第一编程状态、具有低于所述读电压但与所述读电压邻近的第二阈值电压的第二编程状态以及具有低于所述第二阈值电压的第三阈值电压的第三编程状态。3.根据权利要求2所述的存储器装置，其中，在所述第一评估操作中，确定所述存储器单元处于所述第三编程状态或者处于所述第一编程状态和所述第二编程状态。4.根据权利要求2所述的存储器装置，其中，在所述第二评估操作中，确定所述存储器单元处于所述第一编程状态或处于所述第二编程状态。5.根据权利要求1所述的存储器装置，其中，所述页缓冲器包括：联接在所述位线和公共节点之间的第一晶体管，所述第一晶体管由第一感测信号控制；联接在所述公共节点和感测节点之间的第二晶体管，所述第二晶体管由第二感测信号控制；存储装置，该存储装置被配置为将与所述感测节点的电位电平对应的数据锁存；以及串联联接在电源电压和所述公共节点之间的第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管由预充电信号和所述存储装置的第一节点的电位电平控制。6.根据权利要求5所述的存储器装置，其中，在所述第一评估操作中，所述第一感测信号被施加有第一电位电平，并且所述第二感测信号被施加有比所述第一电位电平低第一设定值的第二电位电平。7.根据权利要求6所述的存储器装置，其中，在所述第二评估操作中，所述第一感测信号被施加有所述第一电位电平，并且所述第二感测信号被施加有比所述第二电位电平高第二设定值的第三电位电平。8.根据权利要求7所述的存储器装置，其中，所述第二设定值小于所述第一设定值。9.根据权利要求7所述的存储器装置，其中，所述第三电位电平低于所述第一电位电平。10.一种操作存储器装置的方法，该方法包括以下步骤：对联接到存储器单元的位线进行预充电，并将第一读电压施加至联接到所述存储器单元的字线；通过根据所述位线的电位电平控制页缓冲器中的感测节点的电位电平来执行预评估操作，其中，响应于具有第一电位电平的第一感测信号而评估所述位线的电位和公共节点的电位，并且响应于具有第二电位电平的第二感测信号而评估所述公共节点的电位和所述感测节点的电位；通过感测与所述感测节点的电位电平对应的第一数据来执行第一感测操作；通过维持施加到所述字线的所述第一读电压并且根据所述位线的电位电平控制所述感测节点的电位电平来执行后评估操作，其中，响应于具有所述第一电位电平的所述第一感测信号而评估所述位线的电位和所述公共节点的电位，并且响应于具有第三电位电平的所述第二感测信号而评估所述公共节点的电位和所述感测节点的电位；以及通过感测与所述感测节点的电位电平对应的第二数据来执行第二感测操作。11.根据权利要求10所述的方法，其中，所述第一电位电平高于所述第二电位电平和所述第三电位电平。12.根据权利要求10所述的方法，其中，所述第二电位电平比所述第一电位电平低第一设定电压值，并且所述第三电位电平比所述第二电位电平高第二设定电压值。13.根据权利要求12所述的方法，其中，所述第一设定电压值大于所...

【专利技术属性】
技术研发人员：赵岗煜，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR