存储运算电路模块及处理器制造技术

本发明专利技术提供一种存储运算电路模块及处理器，该存储运算电路模块包括多个阵列布置的存储运算单元，每一存储运算单元均连接至字线以及位线；其中，存储运算单元包括一个存储单元以及第一开关器件、第二开关器件，第一开关器件的第一端连接至存储单元的互补信号端，第二开关器件的第一端连接至存储单元的输出信号端；第一开关器件的第二端连接至第三开关器件的第一端，第二开关器件的第二端连接至第三开关器件的第一端，第三开关器件的第一端连接有电荷存储单元；第一开关器件与第二开关器件均由运算数据信号选择导通或关断。该处理器包括计算单元以及上述的存储运算电路模块。本发明专利技术可以在存储器内实现数据的运算，提高处理器的数据处理速度。

Storage Operating Circuit Modules and Processors

【技术实现步骤摘要】
存储运算电路模块及处理器
本专利技术数据存储
，具体地，是一种具有运算功能的存储运算电路模块以及应用这种电路模块的处理器。
技术介绍
电子设备大量使用各种存储器以存储数据，现在的存储器可以包括非易失性存储器，如EEPROM、闪存FLASH等，还包括静态随机存储器SRAM、动态存储器DRAM等。其中，静态随机存储器SRAM广泛应用在各种处理器芯片中并用作临时存储数据。现有的处理器芯片通常基于冯诺依曼架构，由存储电路模块、计算单元构成，其中存储电路模块通常为静态随机存储器(SRAM)。处理器芯片工作时，使用静态随机存储器临时存储计算单元计算过程中所需要的数据，因此处理器芯片工作时，需要不断的将数据从静态随机存储器中传输至计算单元，并由计算单元对接收的数据进行计算处理。参见图1，现有的存储电路模块包括多个存储单元，如存储单元11、12、13、14等，并且多个存储单元成阵列式布置，即形成多行多列，且每一个存储单元均连接至字线WL以及位线BL。字线WL用于选择一行数据进行读写，例如字线WL1用于选择存储单元11、13所在的一行多个存储单元，而字线WL2用于选择存储单元12、14所在的一行多个存储单元。位线BL则用于实现某一列存储单元的数据的读取与写入，如位线BL1可以选择存储单元11、12所在的一列存储单元，位线BL2可以选择存储单元13、14所在的一列存储单元。通过字线WL以及位线BL可以选择某一个具体的存储单元，并且对该存储单元进行数据的读取或者写入。每一个存储单元的结构相同，下面结合图2以存储单元11为例进行介绍。存储单元11内设置多个场效应管，如场效应管M1、M2、M3、M4、M5、M6等，其中场效应管M1、M3为PMOS管，即低电平导通的场效应管，而场效应管M2、M4、M5、M6为NMOS管，即高电平导通的场效应管。当字线WL被选通后，存储单元11的数值，即二进制数0或者二进制数1可以从位线BL读出，其中位线BL读出的是该存储单元的数值，而位线BLb是互补信号，从位线BLb读取的数据是位线BL读出的数据的互补信号。例如，存储单元存储的数据为二进制数0，则从位线BL读出的数据是二进制数0，但从位线BLb读取的数据是二进制数1。可见，现有的存储单元只有数据存储能力，即存储特定的电荷以表示高电平信号或者低电平信号，而没有数据运算的能。随着人工智能技术的发展，人工智能技术应用的算法越来越复杂，相应的，数据计算量也越来越大，在人工智能算法对计算数据量要求极大的情况下，处理器芯片的计算速度以及功耗的瓶颈已经不在是计算操作本身，而是将待计算的数据从存储单元，如SRAM传输至计算单元(如加法器、乘法器等)的过程，因该过程消耗了大部分时间和功耗，影响处理器芯片的计算速度，并导致处理器的计算功耗一直居高不下。为此，现有的一些处理器芯片采用近内存计算的架构，例如将计算加速单元放置在SRAM附近，从而加快数据传输的速度、降低数据传输的功耗。然而，这种方式对处理器的数据计算速度提升有限，并且对处理器芯片内各个器件的布局带来严格的限制。
技术实现思路
本专利技术的主要目的是提供一种可以快速提高计算速度并降低计算功耗的存储运算电路模块。本专利技术的另一目的是提供一种应用上述存储运算电路模块的处理器。为实现本专利技术的主要目的，本专利技术提供的存储运算电路模块包括多个阵列布置的存储运算单元，每一存储运算单元均连接至字线以及位线；其中，存储运算单元包括一个存储单元以及第一开关器件、第二开关器件，第一开关器件的第一端连接至存储单元的互补信号端，第二开关器件的第一端连接至存储单元的输出信号端；第一开关器件的第二端连接至第三开关器件的第一端，第二开关器件的第二端连接至第三开关器件的第一端，第三开关器件的第一端连接有电荷存储单元；第一开关器件与第二开关器件均由运算数据信号选择导通或关断。由上述方案可见，在存储单元的两端分别设置两个开关器件，并且分别由运算数据信号选择导通或关断，这样可以实现存储单元的数据与运算数据的乘法运算，由此输出乘法运算后的结果。这样，可以在存储运算电路模块内实现数据的计算，从而避免将所有的数据计算都集中在计算单元进行处理的问题，进而减少存储运算电路模块与计算单元之间的数据传输，降低处理器芯片的功耗，也提高数据的计算速度。一个优选的方案是，第一开关器件与第二开关器件均为低电平导通的开关器件；第一开关器件接收运算数据信号，第二开关器件接收运算数据互补信号。由此可见，通过上述的设计，可以实现存储单元内的数据与运算数据之间的同或运算，从而输出同或运算后的结果。一个可选的方案是，第一开关器件与第二开关器件均为高电平导通的开关器件；第一开关器件接收运算数据互补信号，第二开关器件接收运算数据信号。另一个可选的方案是，第一开关器件为低电平导通的开关器件，第二开关器件为高电平导通的开关器件；第一开关器件与第二开关器件均接收运算数据信号。另一个可选的方案是，第一开关器件为高电平导通的开关器件，第二开关器件为低电平导通的开关器件；第一开关器件与第二开关器件均接收运算数据互补信号。可见，上述的设计都可以实现存储单元所存储的数据与运算数据之间的同或运算，并且将计算的结果存储在电荷存储单元中，再由电荷存储单元将相应的数据输出，实现存储单元的数据与运算数据之间的点乘运算。进一步的方案是，同一列的多个存储运算单元的第三开关器件的第二端连接至一根数据读取导线，数据读取导线连接至模数转换器。由此可见，电荷存储单元的数据可以通过数据读取导线被读取至模数转换器，进而被传送至计算单元，如加法器、乘法器等，有利于计算结果的快速输出。更进一步的方案是，电荷存储单元为电容器。由于电容器具有良好的电荷存储能力，并且体积小、生产成本低，有利于减小存储运算电路模块的面积，也降低处理器芯片的生产成本。更进一步的方案是，第三开关器件为三极管或者场效应管。这样，可以方便的控制第三开关器件的通断。为实现上是的另一目的，本专利技术提供的处理器包括计算单元以及上述存储运算电路模块，计算单元与存储运算电路模块之间通过总线连接。附图说明图1是现有存储电路模块的结构示意图。图2是现有存储单元的结构示意图。图3是本专利技术存储预算电路模块第一实施例的结构示意图。图4是本专利技术存储预算电路模块第一实施例中一个存储预算单元的结构示意图。图5是本专利技术存储预算电路模块第二实施例中一个存储预算单元的结构示意图。图6是本专利技术存储预算电路模块第三实施例中一个存储预算单元的结构示意图。图7是本专利技术存储预算电路模块第四实施例中一个存储预算单元的结构示意图。图8是本专利技术处理器实施例的结构框图。以下结合附图及实施例对本专利技术作进一步说明。具体实施方式本专利技术的存储运算电路模块应用在各种存储器上，例如应用于处理器芯片的存储器中，用于存储数据，并且可以对数据进行运算，如实现点乘运算。本专利技术的处理器应用在各种电子设备上，尤其是应用在智能电子设备上，如应用于智能手机、平板电脑等电子设备上，且处理器具有计算单元以及上述的存储运算电路模块。存储运算电路模块第一实施例：参见图3，本实施例的存储运算电路模块包括多个存储运算单元21、22、23、24等，多个存储运算单元成阵列方式布置，并且每一个存储运算单元均连接至字线WL以及位线BL，字线WL用于选本文档来自技高网...

【技术保护点】
1.存储运算电路模块，包括：多个阵列布置的存储运算单元，每一所述存储运算单元均连接至字线以及位线；其特征在于：所述存储运算单元包括一个存储单元以及第一开关器件、第二开关器件，所述第一开关器件的第一端连接至所述存储单元的互补信号端，所述第二开关器件的第一端连接至所述存储单元的输出信号端；所述第一开关器件的第二端连接至第三开关器件的第一端，所述第二开关器件的第二端连接至第三开关器件的第一端，所述第三开关器件的第一端连接有电荷存储单元；所述第一开关器件与所述第二开关器件均由运算数据信号选择导通或关断。

【技术特征摘要】
1.存储运算电路模块，包括：多个阵列布置的存储运算单元，每一所述存储运算单元均连接至字线以及位线；其特征在于：所述存储运算单元包括一个存储单元以及第一开关器件、第二开关器件，所述第一开关器件的第一端连接至所述存储单元的互补信号端，所述第二开关器件的第一端连接至所述存储单元的输出信号端；所述第一开关器件的第二端连接至第三开关器件的第一端，所述第二开关器件的第二端连接至第三开关器件的第一端，所述第三开关器件的第一端连接有电荷存储单元；所述第一开关器件与所述第二开关器件均由运算数据信号选择导通或关断。2.根据权利要求1所述的存储运算电路模块，其特征在于：所述第一开关器件与所述第二开关器件均为低电平导通的开关器件；所述第一开关器件接收所述运算数据信号，所述第二开关器件接收运算数据互补信号。3.根据权利要求1所述的存储运算电路模块，其特征在于：所述第一开关器件与所述第二开关器件均为高电平导通的开关器件；所述第一开关器件接收所述运算数据互补信号，所述第二开关器件接收运算数据信号...

【专利技术属性】
技术研发人员：胡颖哲，唐翱翔，王天策，张琪，
申请(专利权)人：珠海普林芯驰科技有限公司，
类型：发明
国别省市：广东,44