半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供衬底，衬底上具有凸出于衬底表面的鳍部，鳍部顶部具有至少一组堆叠结构，其中，每组堆叠结构的堆叠方向垂直衬底表面，每组堆叠结构包括第一牺牲层以及位于第一牺牲层顶部的半导体层；形成横跨堆叠结构的部分顶部和侧壁的伪栅；在伪栅两侧的堆叠结构内形成凹槽；形成填充满凹槽的第二牺牲层；在衬底上形成介质层，介质层覆盖第二牺牲层表面和伪栅侧壁；去除伪栅，形成沟槽；去除第一牺牲层，形成孔洞；形成填充满沟槽的第一金属栅和填充满孔洞的第二金属栅；去除第二牺牲层顶部的介质层，去除第二牺牲层，形成开口；形成填充满开口的应力层。本发明专利技术可避免应力层应力释放，改善半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
载流子迁移率对半导体结构的电学性能具有重要影响，人们经研究发现，在源漏掺杂区引入应力层，使源漏掺杂区对沟道产生应力，有利于减少载流子的有效质量以及各向异性散射几率，可提高载流子迁移率。其中，PMOS区域上的应力层材料为压应力材料；NMOS区域上的应力层材料为张应力材料。所述应力层的形成依赖于不同材料的晶格常数的差异。以在锗硅衬底上生长硅层为例，由于硅的晶格常数小于锗硅合金的晶格常数，因而在锗硅衬底与硅层间存在晶格失配，硅层在平行衬底方向受到张应力，硅层的晶格被拉伸而形成应变硅层。然而，尽管在半导体结构中引入应力层，半导体结构的性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，可避免应力层发生应力释放，从而改善半导体结构的性能。为解决上述问题，本专利技术提供一种半导体结构形成方法，包括：提供衬底，所述衬底上具有凸出于衬底表面的鳍部，所述鳍部顶部表面具有至少一组堆叠结构，其中，每组堆叠结构的堆叠方向垂直于所述衬底表面，且每组堆叠结构包括第一牺牲层以及位于所述第一牺牲层顶部的半导体层；形成横跨所述堆叠结构的部分顶部和侧壁表面的伪栅；在所述伪栅两侧的堆叠结构内形成凹槽；形成填充满所述凹槽的第二牺牲层；在所述衬底上形成介质层，所述介质层覆盖所述第二牺牲层表面以及所述伪栅侧壁；去除所述伪栅，形成沟槽；去除所述第一牺牲层，在所述堆叠结构内形成孔洞；形成填充满所述沟槽的第一金属栅以及填充满所述孔洞的第二金属栅；形成所述第一金属栅以及第二金属栅后，去除所述第二牺牲层顶部的所述介质层，并去除所述第二牺牲层，在所述堆叠结构内形成开口；形成填充满所述开口的应力层。可选的，形成所述第一金属栅以及所述第二金属栅的工艺包括退火处理。可选的，所述退火处理的温度为800℃～1000℃。可选的，所述第一金属栅的材料和第二金属栅的材料相同。可选的，在同一道工艺步骤中，形成所述第一金属栅和第二金属栅。可选的，在每组堆叠结构中，所述第一牺牲层厚度与所述半导体层厚度的比值为0.5～2。可选的，形成所述第二牺牲层的工艺为选择性外延生长工艺。可选的，所述第二牺牲层的材料为硅、锗、碳化硅或锗化硅。可选的，形成所述应力层的工艺为选择性外延生长工艺。可选的，所述衬底上还具有隔离层，所述隔离层覆盖所述鳍部的侧壁，且所述隔离层顶部与所述鳍部顶部齐平。可选的，采用横向刻蚀工艺刻蚀去除所述第一牺牲层。可选的，所述横向刻蚀工艺所采用的溶液包括盐酸，所述盐酸的质量分数为30％～90％，溶液温度为150℃～750℃。可选的，所述衬底包括PMOS区域和NMOS区域；所述应力层包括位于所述PMOS区域上的第一应力层以及位于所述NMOS区域上的第二应力层；所述第一应力层的材料与所述第二应力层的材料不同。可选的，所述第一应力层的材料为掺硼的锗化硅；所述第二应力层的材料为掺磷的硅。可选的，在形成所述第一金属栅以及第二金属栅后，且在形成所述开口前，所述形成方法还包括：在所述介质层顶部及所述第一金属栅顶部形成绝缘层；去除所述第二牺牲层顶部的所述绝缘层，在所述介质层和所述绝缘层内形成贯穿所述介质层及所述绝缘层的通孔。可选的，形成所述应力层后，所述形成方法还包括：在所述应力层表面形成硅化金属层；在所述硅化金属层上形成填充满所述通孔的导电层。相应的，本专利技术还提供一种半导体结构，包括：衬底，所述衬底上具有凸出于衬底表面的鳍部，所述鳍部顶部表面具有至少一组叠放单元，其中，每组叠放单元的堆叠方向垂直于所述衬底表面，且每组叠放单元包括第二金属栅以及位于所述第二金属栅顶部的半导体层；位于所述第一金属栅两侧的所述叠放单元内的牺牲层；位于所述衬底上的介质层，所述介质层覆盖所述牺牲层表面以及所述第一金属栅侧壁。可选的，所述第一金属栅的材料和第二金属栅的材料相同。可选的，在每组叠放单元中，所述第二金属栅厚度与所述半导体层厚度的比值为0.5～2。可选的，所述衬底上还具有隔离层，所述隔离层覆盖所述鳍部的侧壁，且所述隔离层顶部与所述鳍部顶部齐平。与现有技术相比，本专利技术的技术方案具有以下优点：在伪栅两侧的堆叠结构内形成凹槽，并形成填充满凹槽的第二牺牲层；在衬底上形成介质层，介质层覆盖第二牺牲层表面和伪栅侧壁；接着形成所述第一金属栅以及第二金属栅，因而在形成第一金属栅和第二金属栅的过程中，所述凹槽内不存在应力层，而是被第二牺牲层填充满。在形成第一金属栅和第二金属栅后，去除第二牺牲层顶部的介质层，并去除第二牺牲层，形成开口，然后形成填充满开口的应力层。本专利技术将形成所述应力层的步骤安排在所述第一金属栅和第二金属栅的形成步骤之后进行，可避免应力层处于形成所述第一金属栅和第二金属栅的工艺环境中，从而防止应力层受到所述工艺环境的影响而造成的应力释放，保证应力层对沟道具有适当的应力作用，从而增强载流子迁移率，改善半导体结构的性能。可选方案中，所述第一牺牲层厚度与所述半导体层厚度的比值为0.5～2，使得第一牺牲层厚度与半导体层厚度适中，在后续去除第一牺牲层形成孔洞过程中，能够避免所述半导体层厚度过薄而发生破裂；且后续会在孔洞中填充满第二金属栅，由于所述第一牺牲层厚度适中，使得相应形成的第二金属栅厚度适中。附图说明图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；图6至图18是本专利技术半导体结构形成方法一实施例中各步骤对应的结构示意图；图19至图25是本专利技术半导体结构形成方法另一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，现有半导体结构的性能仍有待提高。现结合一种半导体结构的形成方法进行分析，图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图，形成半导体结构的工艺步骤主要包括：参考图1，提供衬底11，所述衬底11上具有凸出于衬底11表面的鳍部20，所述鳍部20顶部表面具有至少一组堆叠结构30，其中，每组堆叠结构30的堆叠方向垂直于所述衬底11表面，且每组堆叠结构30包括第一牺牲层31以及位于所述第一牺牲层31顶部的半导体层32；在所述衬底11上还具有横跨所述堆叠结构30的部分顶部和侧壁表面的伪栅21。参考图2，在所述伪栅21两侧的所述堆叠结构30内形成凹槽(未示出)；形成填充满所述凹槽的应力层50。参考图3，在所述衬底11上形成介质层18，所述介质层18覆盖所述应力层50表面以及所述伪栅21侧壁。参考图4，去除所述伪栅21(参考图3)，形成沟槽22；去除所述第一牺牲层31(参考图3)，在所述堆叠结构30内形成孔洞17。参考图5，形成填充满所述沟槽22的第一金属栅41以及填充满所述孔洞17的第二金属栅42。上述方法形成的半导体结构的性能差，分析其原因在于：形成所述第一金属栅41和第二金属栅42的工艺环境导致所述应力层50发生应力释放，难以对沟道产生适当的应力作用，造成载流子迁移率低，半导体结构的性能差。为了解决上述问题，本专利技术提供一种半导体结构及其形成方法。形成方法包括：提供衬底，所述衬底上具有凸出于衬底表面的鳍部，所述鳍部顶部表面具有至少一组堆叠结构，其中，每组堆叠结构的堆叠方向垂直于所述衬底表面，且每组堆叠结构包括第一牺牲层以及位于所述第一牺牲层顶部的半导本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上具有凸出于衬底表面的鳍部，所述鳍部顶部表面具有至少一组堆叠结构，其中，每组堆叠结构的堆叠方向垂直于所述衬底表面，且每组堆叠结构包括第一牺牲层以及位于所述第一牺牲层顶部的半导体层；形成横跨所述堆叠结构的部分顶部和侧壁表面的伪栅；在所述伪栅两侧的堆叠结构内形成凹槽；形成填充满所述凹槽的第二牺牲层；在所述衬底上形成介质层，所述介质层覆盖所述第二牺牲层表面以及所述伪栅侧壁；去除所述伪栅，形成沟槽；去除所述第一牺牲层，在所述堆叠结构内形成孔洞；形成填充满所述沟槽的第一金属栅以及填充满所述孔洞的第二金属栅；形成所述第一金属栅以及第二金属栅后，去除所述第二牺牲层顶部的所述介质层，并去除所述第二牺牲层，在所述堆叠结构内形成开口；形成填充满所述开口的应力层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上具有凸出于衬底表面的鳍部，所述鳍部顶部表面具有至少一组堆叠结构，其中，每组堆叠结构的堆叠方向垂直于所述衬底表面，且每组堆叠结构包括第一牺牲层以及位于所述第一牺牲层顶部的半导体层；形成横跨所述堆叠结构的部分顶部和侧壁表面的伪栅；在所述伪栅两侧的堆叠结构内形成凹槽；形成填充满所述凹槽的第二牺牲层；在所述衬底上形成介质层，所述介质层覆盖所述第二牺牲层表面以及所述伪栅侧壁；去除所述伪栅，形成沟槽；去除所述第一牺牲层，在所述堆叠结构内形成孔洞；形成填充满所述沟槽的第一金属栅以及填充满所述孔洞的第二金属栅；形成所述第一金属栅以及第二金属栅后，去除所述第二牺牲层顶部的所述介质层，并去除所述第二牺牲层，在所述堆叠结构内形成开口；形成填充满所述开口的应力层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一金属栅以及所述第二金属栅的工艺包括退火处理。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述退火处理的温度为800℃～1000℃。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一金属栅的材料和第二金属栅的材料相同。5.如权利要求4所述的半导体结构的形成方法，其特征在于，在同一道工艺步骤中，形成所述第一金属栅和第二金属栅。6.如权利要求1所述的半导体结构的形成方法，其特征在于，在每组堆叠结构中，所述第一牺牲层厚度与所述半导体层厚度的比值为0.5～2。7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二牺牲层的工艺为选择性外延生长工艺。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二牺牲层的材料为硅、锗、碳化硅或锗化硅。9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述应力层的工艺为选择性外延生长工艺。10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底上还具有隔离层，所述隔离层覆盖所述鳍部的侧壁，且所述隔离层顶部与所述鳍部顶部齐平。11.如权利要求1所述的半导体结构的形成方法，其特征在于，采用横向刻...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31