半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中，方法包括：提供基底，所述基底上具有多个分立的支撑结构，所述支撑结构包括：位于所述基底表面的第一鳍部；在所述基底上形成第一隔离层，所述第一隔离层表面低于所述第一鳍部顶部表面；在所述第一隔离层上形成第二鳍部；去除至少部分第一鳍部，所述开口底部表面低于所述第二鳍部底部表面。所述衬底与第二鳍部不接触，则所述第二鳍部中的载流子不容易扩散进入基底中，因此，能够减小所形成半导体结构的漏电流。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而提高器件的性能。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的漏电流增大。鳍式场效应晶体管(FinField-EffectTransistor,FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成第一鳍部，栅极覆盖原始第一鳍部的顶部和侧壁，从而使反型层形成在沟道各侧上，可于第一鳍部的多侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的漏电流。然而，现有技术所形成的半导体结构的漏电流仍较大。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，能够减小所形成半导体结构的漏电流。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有多个分立的支撑结构，所述支撑结构包括：位于所述基底表面的第一鳍部；在所述基底上形成第一隔离层，所述第一隔离层覆盖所述第一鳍部侧壁，且所述第一隔离层表面低于所述第一鳍部顶部表面；在所述第一隔离层暴露出的第一鳍部侧壁表面形成第二鳍部，所述第二鳍部位于所述第一隔离层上；形成所述第二鳍部之后，去除部分或全部第一鳍部形成开口，所述开口底部表面低于所述第二鳍部底部表面。可选的，所述支撑结构还包括：位于所述第一鳍部上的掩膜层；形成第一隔离层之后，去除部分或全部第一鳍部之前，所述形成方法还包括：去除所述掩膜层。可选的，形成所述基底和支撑结构的步骤包括：提供初始基底；在所述初始基底上形成图形化的掩膜层；以所述掩膜层为掩膜对所述初始基底进行刻蚀，形成基底和位于所述基底上的第一鳍部。可选的，形成所述掩膜层的步骤包括：在所述初始基底上形成初始掩膜层；在所述初始掩膜层上形成图形化的图形层，以所述图形层为掩膜对所述初始掩膜层和初始基底进行刻蚀，形成基底、位于所述基底上的第一鳍部以及位于所述第一鳍部上的掩膜层；形成所述图形层的步骤包括：在所述初始掩膜层上形成多个分立的核心层；在所述核心层侧壁表面形成图形层；形成所述图形层之后，去除所述核心层。可选的，所述掩膜层的厚度为10nm～60nm；所述第一鳍部的高度为10nm～70nm。可选的，所述第二鳍部的材料为硅、锗、硅锗或碳化硅。可选的，形成第二鳍部的工艺包括化学气相沉积外延工艺或固相外延工艺。可选的，形成所述第二鳍部之后，还包括：在所述第二鳍部上形成保护层，所述保护层的材料与所述第一鳍部的材料不相同，且所述保护层的材料与所述第二鳍部的材料不相同；去除部分或全部第一鳍部之后，还包括：去除所述保护层。可选的，所述保护层的材料为无定型碳、氮化硅或氧化硅。可选的，所述第二鳍部顶部表面低于所述支撑结构顶部表面；形成所述保护层的步骤包括：在所述第二鳍部和所述支撑结构顶部形成初始保护层；对所述初始保护层进行平坦化处理至暴露出所述支撑结构顶部表面。可选的，形成所述初始保护层的步骤包括：化学气相沉积工艺或原子层沉积工艺；去除所述保护层的工艺包括干法刻蚀工艺。可选的，还包括：在所述开口中形成第二隔离层，所述第二隔离层顶部表面低于所述第二鳍部顶部表面。可选的，所述第二隔离层的材料为氧化硅或低k介质材料。可选的，所述第二隔离层的厚度为2nm～5nm。可选的，形成所述第二隔离层之后，还包括：形成横跨所述第二鳍部的栅极结构，所述栅极结构覆盖所述第二鳍部部分顶部和部分侧壁表面。可选的，所述第一隔离层的厚度为10nm～60nm。可选的，去除部分或者全部第一鳍部之前，所述第二鳍部顶部表面与第一鳍部顶部表面之间的距离为2.7nm～3.3nm。可选的，所述第一隔离层的材料为氧化硅或低k介质材料。可选的，所述被去除的第一鳍部沿垂直于基底表面方向上的尺寸为10nm～30nm。相应的，本专利技术技术方案还提供一种半导体结构，其特征在于，包括：基底；位于所述基底上的第一隔离层；位于所述第一隔离层上的第二鳍部。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的半导体结构的形成方法中，形成第二鳍部之前，在所述基底上形成第一隔离层，所述第二鳍部与所述基底之间具有第一隔离层，所述第一隔离层能够实现第二鳍部与基底之间的电隔离。另外，形成第二鳍部之后，去除部分或全部所述第一鳍部形成开口。去除部分第一鳍部使基底和剩余的第一鳍部形成衬底，或者去除全部第一鳍部使所述基底形成衬底。所述开口底部表面低于所述第二鳍部底部表面，则第二鳍部侧壁与所述衬底不接触。综上，所述衬底与第二鳍部不接触，则所述第二鳍部中的载流子不容易扩散进入所述衬底中，因此，能够减小所形成半导体结构的漏电流。另外，所述第一隔离层暴露出所述第一鳍部，形成第二鳍部的过程中以所述第一鳍部为籽晶，能够降低形成所述第二鳍部的工艺难度，降低工艺成本，且能够较容易地控制所述第二鳍部的高度。进一步，所述支撑结构还包括位于所述第一鳍部上的掩膜层，则在形成所述第一隔离层的过程中，所述掩膜层能够减少第一鳍部的损耗，从而使第一鳍部能够为所述第二鳍部提供高质量的籽晶，从而改善所形成第二鳍部的质量。进一步，形成所述第二鳍部之后，在所述第二鳍部上形成保护层。在去除至少部分第一鳍部的过程中，所述保护层能够保护所述第二鳍部，减少所述第二鳍部的损耗，从而能够改善所形成半导体结构的性能。进一步，去除部分第一鳍部使基底和剩余的第一鳍部形成衬底，或者去除全部第一鳍部使所述基底形成衬底。所述形成方法还包括在所述开口中形成第二隔离层，所述第二隔离层能够实现栅极结构与衬底之间的电隔离，改善所形成半导体结构性能。附图说明图1至图2是一种半导体结构的形成方法各步骤的结构示意图；图3至图15是本专利技术半导体结构的形成方法一实施例各步骤的结构示意图。具体实施方式半导体结构的形成方法存在诸多问题，例如：所形成的半导体结构性能较差。现结合一种半导体结构的形成方法，分析所形成的半导体结构性能较差的原因：图1和图2是一种半导体结构的形成方法各个步骤的结构示意图。请参考图1，提供基底；在所述基底上形成图形化的掩膜层103；以所述掩膜层103为掩膜对所述基底进行刻蚀，形成衬底100和位于所述衬底100上的第一鳍部101。请参考图2，去除所述掩膜层103(如图1所示)；去除所述掩膜层103之后，形成横跨所述第一鳍部101的栅极结构120，所述栅极结构120覆盖所述第一鳍部101部分侧壁和顶部表面；在所述栅极结构120两侧的第一鳍部101中形成源漏掺杂层(图中未示出)。其中，所述第一鳍部101与衬底100接触，则所述第一鳍部101与衬底100电连接。所形成半导体结构在工作过程中，所述栅极结构120下方第一鳍部101中形成沟道，从而使栅极结构120两侧的源漏掺杂层导通。然而，由于所述第一鳍部101与衬底100接触，沟道及源漏掺杂层中的载流子容易进入所述衬底100中，从而导致所形成半导体结构具有较大的漏电流。为解决所述技术问题，本专利技术提供了一种半导体结构的形成方法，包括：在所述上形成第一隔离层，所述第一隔离层表面低于所述第一鳍部顶部表面；在所述第一本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有多个分立的支撑结构，所述支撑结构包括：位于所述基底表面的第一鳍部；在所述基底上形成第一隔离层，所述第一隔离层覆盖所述第一鳍部侧壁，且所述第一隔离层表面低于所述第一鳍部顶部表面；在所述第一隔离层暴露出的第一鳍部侧壁表面形成第二鳍部，所述第二鳍部位于所述第一隔离层上；形成所述第二鳍部之后，去除部分或全部第一鳍部形成开口，所述开口底部表面低于所述第二鳍部底部表面。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有多个分立的支撑结构，所述支撑结构包括：位于所述基底表面的第一鳍部；在所述基底上形成第一隔离层，所述第一隔离层覆盖所述第一鳍部侧壁，且所述第一隔离层表面低于所述第一鳍部顶部表面；在所述第一隔离层暴露出的第一鳍部侧壁表面形成第二鳍部，所述第二鳍部位于所述第一隔离层上；形成所述第二鳍部之后，去除部分或全部第一鳍部形成开口，所述开口底部表面低于所述第二鳍部底部表面。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述支撑结构还包括：位于所述第一鳍部上的掩膜层；形成第一隔离层之后，去除部分或全部第一鳍部之前，所述形成方法还包括：去除所述掩膜层。3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述基底和支撑结构的步骤包括：提供初始基底；在所述初始基底上形成图形化的掩膜层；以所述掩膜层为掩膜对所述初始基底进行刻蚀，形成基底和位于所述基底上的第一鳍部。4.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述掩膜层的步骤包括：在所述初始基底上形成初始掩膜层；在所述初始掩膜层上形成图形化的图形层，以所述图形层为掩膜对所述初始掩膜层和初始基底进行刻蚀，形成基底、位于所述基底上的第一鳍部以及位于所述第一鳍部上的掩膜层；形成所述图形层的步骤包括：在所述初始掩膜层上形成多个分立的核心层；在所述核心层侧壁表面形成图形层；形成所述图形层之后，去除所述核心层。5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述掩膜层的厚度为10nm～60nm；所述第一鳍部的高度为10nm～70nm。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二鳍部的材料为硅、锗、硅锗或碳化硅。7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成第二鳍部的工艺包括化学气相沉积外延工艺或固相外延工艺。8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二鳍部之后，还包括：在所述第二鳍部上形成保护层，所述保护层的材料与所述第一鳍部的材料不相同，且所述保护层的材料...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31