半导体结构及半导体存储器件制造技术

本实用新型专利技术提供一种半导体结构以及具有该半导体结构的半导体存储器件，该半导体结构包括：具有浅沟槽隔离结构的衬底，所述衬底表面具有多个沟槽；P型阱区，形成于所述衬底的底部；多个栅极组件，形成于所述多个沟槽内，每个栅极组件的一侧为源区，另一侧为漏区；第一离子植入层和第二离子植入层，形成于所述源区和漏区，所述第二离子植入层位于所述第一离子植入层的下方；及第一扩散阻挡层和第二扩散阻挡层，所述第一扩散阻挡层位于所述第一离子植入层和第二离子植入层之间，所述第二扩散阻挡层位于所述第二离子植入层的下方。通过在半导体结构中增加扩散阻挡层，可有效改善器件性能的稳定性。

Semiconductor Structure and Semiconductor Memory Devices

The utility model provides a semiconductor structure and a semiconductor memory device with the semiconductor structure, which comprises a substrate with a shallow groove isolation structure, a plurality of grooves on the surface of the substrate, a P-shaped well area formed at the bottom of the substrate, a plurality of gate components formed in the plurality of grooves, one side of each gate component being a source region, and the other. The side is a leak zone; the first ion implantation layer and the second ion implantation layer are formed in the source zone and the leak zone, the second ion implantation layer is located below the first ion implantation layer; and the first diffusion barrier layer and the second diffusion barrier layer, the first diffusion barrier layer are located between the first ion implantation layer and the second ion implantation layer, and the second diffusion barrier layer is located between the first ion implantation layer and the second ion implantation layer. The lower part of the second ion implantation layer is described. The stability of device performance can be effectively improved by adding diffusion barrier layer in semiconductor structure.

【技术实现步骤摘要】
半导体结构及半导体存储器件
本技术涉及半导体领域，具体涉及一种半导体结构以及具有该半导体结构的半导体存储器件。
技术介绍
随着半导体器件微缩进程的发展，衍生出一种新型埋入式晶体管(RecessMOS)结构，其与传统的金属氧化物半导体场效应晶体管(metaloxidesemiconductor,MOS)的主要区别在于其栅极结构位于半导体衬底内部，即埋入式栅极(BuriedGate)，应用在阵列(array)区。但由于应用这种埋入式晶体管结构的array区域尺寸较小，且其中的掺杂元素(例如硼、磷等)极易发生扩散，掺杂元素的扩散会影响掺杂浓度分布的稳定性，进一步影响整个半导体器件的性能。因此，亟需一种新的半导体结构，以解决现有技术中存在的上述问题。需注意的是，前述
技术介绍
部分公开的信息仅用于加强对本技术的背景理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本技术的目的是提供一种半导体结构以及具有该半导体结构的半导体存储器件，以解决埋入式晶体管结构的array区域掺杂元素易扩散而导致的半导体存储器件性能不稳定的问题。为了实现上述目的，本技术采用如下技术方案：本技术提供一种半导体结构，包括：具有浅沟槽隔离结构的衬底，所述衬底表面具有多个沟槽；P型阱区，形成于所述衬底的底部；多个栅极组件，形成于所述多个沟槽内，每个栅极组件的一侧为源区，另一侧为漏区；第一离子植入层和第二离子植入层，形成于所述源区和漏区，所述第二离子植入层位于所述第一离子植入层的下方；及第一扩散阻挡层和第二扩散阻挡层，所述第一扩散阻挡层位于所述第一离子植入层和第二离子植入层之间，所述第二扩散阻挡层位于所述第二离子植入层的下方。根据本技术的一个实施方式，所述第一扩散阻挡层的注入深度为5～20nm，所述第二扩散阻挡层的注入深度为20～60nm。根据本技术的一个实施方式，所述第一离子植入层和所述第二离子植入层均掺杂N型杂质。根据本技术的一个实施方式，所述第一离子植入层为掺杂砷的离子植入层，所述第二离子植入层为掺杂磷的离子植入层，所述第一扩散阻挡层为掺杂氮的离子植入层，所述第二扩散阻挡层为掺杂氟的离子植入层，所述P型阱区掺杂硼。根据本技术的一个实施方式，所述第一扩散阻挡层的掺杂剂量为1.0E15～9.0E15ion/cm2，所述第二扩散阻挡层掺杂剂量为1.0E14～9.0E14ion/cm2。根据本技术的一个实施方式，所述第一离子植入层的掺杂剂量为1.0E14～9.0E15ion/cm2，所述第二离子植入层的掺杂剂量为1.0E14～9.0E15ion/cm2。本技术提供一种半导体存储器件，包括上述半导体结构，还包括：第一氧化层，覆盖于所述浅沟槽隔离结构和所述栅极组件上；接触层，分别位于所述源区和漏区上；第一玻璃层，位于所述第一氧化层上并具有多个开口，所述多个开口暴露所述接触层；导电层，位于所述接触层上并填充所述多个开口，所述源区上的导电层露出所述多个开口用以与电容器相连，所述漏区上的导电层形成位线，并与所述第一玻璃层齐平；支撑层，位于所述第一玻璃层上，以支撑所述源区上的导电层；第二玻璃层，位于所述支撑层上。根据本技术的一个实施方式，所述接触层为多晶硅层。根据本技术的一个实施方式，所述第一氧化层、第一玻璃层和第二玻璃层的材料选自氧化硅、磷硅玻璃和硼磷硅玻璃中的一种或多种。根据本技术的一个实施方式，所述导电层为金属钨层。根据上述技术方案的描述，本技术的有益效果在于：本技术通过在半导体结构中的P型阱区设计多层掺杂特定元素的扩散阻挡层，例如，增加掺杂氮(N)的扩散阻挡层及掺杂氟(F)的扩散阻挡层掺杂F的扩散阻挡层能抑制P型阱区中硼(B)的暂态扩散，掺杂N的扩散阻挡层经退火可在半导体衬底中形成Si-N结合物，其化学稳定性高，抗磷(P)扩散性强，同时对F起隔离作用，可以改善F的不稳定性，进而有效改善器件性能。附图说明为了让本技术实施例能更容易理解，以下配合所附附图作详细说明。应该注意，根据工业上的标准范例，各个部件未必按照比例绘制，且仅用于图示说明的目的。实际上，为了让讨论清晰易懂，各个部件的尺寸可以被任意放大或缩小。图1为现有技术中的一种半导体结构示意图；图2为本技术的一个实施方式的半导体结构；图3为本技术一个实施方式的半导体结构形成方法的工艺流程图；图4-图7示出本技术一个实施方式的半导体结构连续离子注入工艺各阶段的示意图。图8示出本技术一个实施方式的半导体存储器件结构示意图。其中，附图标记说明如下：100、200：浅沟槽隔离结构101、201：衬底102、202：沟槽103、203：栅极组件104、212：源区105、213：漏区111、211：P型阱区I：第一离子植入层II：第二离子植入层III：第一扩散阻挡层IV：第二扩散阻挡层300：第一氧化层301：接触层302：第一玻璃层303：导电层304：支撑层305：第二玻璃层306：电容器具体实施方式以下内容提供了许多不同实施例或范例，以实现本技术实施例的不同部件。以下描述组件和配置方式的具体范例，以简化本技术实施例。当然，这些仅仅是范例，而非意图限制本技术实施例。本技术实施例可在各个范例中重复参考标号和/或字母。此重复是为了简化和清楚的目的，其本身并非用于指定所讨论的各个实施例和/或配置之间的关系。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本技术的概念。在本技术实施例中形成一部件在另一部件上、连接至另一部件、和/或耦接至另一部件，其可包含形成此部件直接接触另一部件的实施例，并且也可包含形成额外的部件介于这些部件之间，使得这些部件不直接接触的实施例。再者，为了容易描述本技术实施例的一个部件与另一部件之间的关系，在此可以使用空间相关用语，举例而言，“较低”、“较高”、“水平”、“垂直”、“在…上方”、”之上”、“在…下方”、“在…底下”、”向上”、”向下”、”顶部”、”底部”等衍生的空间相关用语(例如“水平地”、“垂直地”、”向上地”、”向下地”等)。这些空间相关用语意欲涵盖包含这些部件的装置的不同方位。图1为现有技术中的一种半导体结构示意图。如图1所示，该半导体结构包括：浅沟槽隔离结构100衬底101；多个沟槽102，所述多个沟槽102位于所述衬底101的表面；位于多个沟槽102内的栅极组件103，即埋入式栅极(BuriedGate)；位于所述栅极组件103两侧的源区104和漏区105；其中，该衬底101的底部为掺杂有硼的P型阱区111，在源区和漏区具有掺杂砷的离子植入层，在掺杂砷的离子植入层下方具有掺杂磷的离子植入层。然而，由于应用这种半导体存储器件结构的array区域尺寸通常较小，且P型阱区(p-well)中掺杂的硼及掺杂的磷极易发生扩散，掺杂元素的扩散会影响掺杂浓度分布的稳定性，进一步影响整个半导体器件的性能。为了解决上述问题，本技术提出了一种新的半导体结构，图2为本技术的一个实施方式的半导体结构，如图2所示，该半导体结构包括：具有浅沟槽隔离结构200的衬底201，所述衬底201表面具有多个沟槽202；P型阱区2本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：具有浅沟槽隔离结构的衬底，所述衬底表面具有多个沟槽；P型阱区，形成于所述衬底的底部；多个栅极组件，形成于所述多个沟槽内，每个栅极组件的一侧为源区，另一侧为漏区；第一离子植入层和第二离子植入层，形成于所述源区和漏区，所述第二离子植入层位于所述第一离子植入层的下方；及第一扩散阻挡层和第二扩散阻挡层，所述第一扩散阻挡层位于所述第一离子植入层和第二离子植入层之间，所述第二扩散阻挡层位于所述第二离子植入层的下方。

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：具有浅沟槽隔离结构的衬底，所述衬底表面具有多个沟槽；P型阱区，形成于所述衬底的底部；多个栅极组件，形成于所述多个沟槽内，每个栅极组件的一侧为源区，另一侧为漏区；第一离子植入层和第二离子植入层，形成于所述源区和漏区，所述第二离子植入层位于所述第一离子植入层的下方；及第一扩散阻挡层和第二扩散阻挡层，所述第一扩散阻挡层位于所述第一离子植入层和第二离子植入层之间，所述第二扩散阻挡层位于所述第二离子植入层的下方。2.根据权利要求1所述的半导体结构，其特征在于，所述第一扩散阻挡层的注入深度为5～20nm，所述第二扩散阻挡层的注入深度为20～60nm。3.根据权利要求1所述的半导体结构，其特征在于，所述第一离子植入层和所述第二离子植入层均掺杂N型杂质。4.根据权利要求3所述的半导体结构，其特征在于，所述第一离子植入层为掺杂砷的离子植入层，所述第二离子植入层为掺杂磷的离子植入层，所述第一扩散阻挡层为掺杂氮的离子植入层，所述第二扩散阻挡层为掺杂氟的离子植入层，所述P型阱区掺杂硼。5.根据权利要求1所述的半导体结构，其特征在于，所述第一扩散阻挡层的掺杂剂量为1.0E15～9.0E15ion/cm2，所述...

【专利技术属性】
技术研发人员：王楚玉，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34