集成电路芯片堆叠制造技术

本公开的实施例涉及集成电路芯片堆叠。一种集成电路芯片堆叠，包括主集成电路芯片和至少一个辅助集成电路芯片。主集成电路芯片包含受保护的电路部件。辅助集成电路芯片安装到主集成电路芯片的表面，并包括连接到地的金属平面，该金属平面位于与受保护的电路部件相对的位置。辅助集成电路芯片还包括至少一个隔离的导电轨道，至少一个隔离的导电轨道形成与受保护的电路部件相对的紧密图案。检测电路连接到至少一个导电轨道，并且被配置成检测至少一个隔离的导电轨道的中断。

IC chip stacking

An embodiment of the present disclosure relates to integrated circuit chip stacking. An integrated circuit chip stack includes a main integrated circuit chip and at least one auxiliary integrated circuit chip. The main integrated circuit chip contains protected circuit components. The auxiliary integrated circuit chip is mounted on the surface of the main integrated circuit chip and includes a metal plane connected to the ground, which is located opposite to the protected circuit components. The auxiliary integrated circuit chip also includes at least one isolated conductive track, at least one isolated conductive track forming a close pattern relative to the protected circuit components. The detection circuit is connected to at least one conductive track and is configured to detect the interruption of at least one isolated conductive track.

【技术实现步骤摘要】
集成电路芯片堆叠优先权要求本申请要求2017年09月11日提交的法国专利申请1758340的优先权权益，其内容通过引用整体并入本文到法律允许的最大范围。
本公开涉及电子集成电路芯片的领域，并且更具体地涉及包括防止盗版攻击的集成电路芯片的集成电路芯片堆叠。
技术介绍
诸如银行卡集成电路芯片的某些电子集成电路芯片可能包含可能被盗版者垂涎的机密数据。这种机密数据可能被包含在位于集成电路芯片的前表面侧上的电路中。为了获得数据，盗版者可以从集成电路芯片的后侧或前侧进行攻击。在一种称为蚀刻攻击的攻击中，盗版者蚀刻集成电路芯片后侧的一部分。从该蚀刻的部分，盗版者例如通过使用离子束蚀刻具有几微米宽度的腔，该离子束朝向前表面延伸直到达到电路。然后在腔中创建与电路元件的电接触，并且盗版者使用这些接触来分析操作中的集成电路芯片。在另一种类型的攻击中，盗版者利用激光脉冲来扫描集成电路芯片。激光束的影响干扰了集成电路芯片的操作。观察这种干扰对电路的活动的影响使得盗版者能够进行攻击。为了干扰集成电路芯片操作，盗版者还可能通过与集成电路芯片接触的探针施加正电势或负电势，或者通过靠近集成电路芯片布置的线圈而在电路的元件中感生出电流或电压。这种类型的攻击被称为故障注入攻击。在另一种类型的攻击中，盗版者使用由集成电路芯片发射的电磁辐射来获得机密数据。实际上，形成电路的逻辑门的开关生成电磁辐射。现在，在电路中，在每个时钟周期并非所有逻辑门都开关，并且因此，电磁发射将与开关的逻辑门的数量成比例。由于使用某些数学分析算法(汉明距离等)，可以基于对电路的电磁发射的变化的分析来找到集成电路芯片加密密钥。已知的攻击检测器都具有一个或多个以下缺点。有些只能检测有限数量的攻击类型，通常是单一类型。有些对盗版者可见的。某些检测器的添加导致对制造工艺的修改。
技术实现思路
一个实施例克服了防止攻击的通常电子集成电路芯片的全部或部分缺点。因此，一个实施例提供了一种集成电路芯片堆叠，包括：包含受保护的部件的主集成电路芯片；与主集成电路芯片的每个表面相对的辅助集成电路芯片，与受保护的部件相对的每个辅助集成电路芯片的区域包括连接到地的金属平面以及形成与受保护的部件相对的紧密图案的至少一个被绝缘的导电轨道，在主集成电路芯片的层级可到达至少一个导电轨道的端部。根据一个实施例，由导电轨道形成的图案是线圈。根据一个实施例，由导电轨道形成的图案是螺旋。根据一个实施例，一个辅助集成电路芯片的导电轨道的一个端部连接到另一辅助集成电路芯片的导电轨道的端部。根据一个实施例，该设备能够检测导电轨道之间的连接的中断。根据一个实施例，导电轨道连接到能够检测导电轨道的中断的设备。根据一个实施例，辅助集成电路芯片通过金属凸块附到主集成电路芯片。根据一个实施例，辅助集成电路芯片包括电子部件。根据一个实施例，每个辅助集成电路芯片的金属平面在对应的辅助集成电路芯片的整个表面上延伸。根据一个实施例，辅助集成电路芯片中的一个的尺寸小于另一辅助集成电路芯片的尺寸。另一实施例提供了一种保护主集成电路芯片的部件的方法，包括以下步骤：提供辅助集成电路芯片，每个辅助集成电路芯片包括连接到地的金属平面以及形成紧密图案的至少一个隔离的导电轨道；将辅助集成电路芯片组装在主集成电路芯片的任一侧，使得金属平面和导电轨道与受保护的部件相对；将导电轨道的端部连接到主集成电路芯片。附图说明在下面结合附图对特定实施例的非限制性描述中将详细讨论上文以及其他特征和优点，其中：图1是包括被保护的集成电路芯片的集成电路芯片堆叠的实施例的简化的截面图；和图2和图3是导电轨道的实施例的简化的透视图。具体实施方式在各个附图中，相同的元件用相同的附图标记表示，并且各个附图未按比例绘制。为清楚起见，仅示出并详细描述了对理解所描述的实施例有用的那些步骤和元件。特别地，没有详细描述不同的集成电路芯片的部件。除非另有说明，术语“基本上”是指在10％以内，优选在5％以内。表述“导电轨道的中断”应理解为意味着轨道的完全中断或部分中断，导致轨道电阻的改变。图1是包括主集成电路芯片2的集成电路芯片堆叠的一个实施例的简化的截面图。主集成电路芯片2具有相对的第一表面4和第二表面6。主集成电路芯片2在第一表面4一侧上包括包含机密数据的受保护的电子部件8。机密数据例如是银行数据、个人数据或加密密钥。主集成电路芯片2还包括覆盖部件8的互连网络12。互连网络12由金属化层(未示出)形成，互连网络12通过导电过孔(未示出)彼此连接并连接到集成电路芯片的部件8。主集成电路芯片2还包括在第一表面4处的接触焊盘14。在图1中，接触焊盘14位于集成电路芯片2的外围并且能够通过导线16连接到外部电路，例如，电压源、时钟信号源或输入/输出端部。辅助集成电路芯片18和20可以各自包含电子部件34。部件34不包含机密数据，并且不必保护它们免受盗版攻击。然后，每个集成电路芯片18或20包括覆盖部件34并将它们互连的互连网络36。每个互连网络36覆盖有绝缘层38，绝缘层38包含与受保护的部件相对地延伸的至少一个导电轨道(未在图1中示出)。每个网络36通过绝缘层39与导电轨道分离。将结合图2和图3更详细地描述导电轨道。每个集成电路芯片18和20的层38覆盖有金属平面40，金属平面40优选地连接到地。每个金属平面40通过绝缘层41与相关联的层38分离。每个金属平面40至少在与受保护的部件8相对的区域上延伸。每个金属平面40例如在整个集成电路芯片18或20上延伸。金属平面40例如由铜或铝制成，并且具有例如1μm至5μm的范围内的厚度。辅助集成电路芯片18和20位于主集成电路芯片2的每一侧上。集成电路芯片18和20被定位成使得集成电路芯片18的金属平面40与集成电路芯片2的第一表面4相对，并且集成电路芯片20的金属平面40与集成电路芯片2的第二表面6相对。集成电路芯片18通过金属元件24附到集成电路芯片2，并且集成电路芯片20通过金属元件28附到集成电路芯片2。金属元件24和28例如是将集成电路芯片18和20的焊盘(未示出)连接到集成电路芯片2的焊盘的金属凸块。元件24和28的高度(对应于集成电路芯片18或集成电路芯片20与集成电路芯片2之间的距离)例如在10μm至50μm的范围内。元件24中的至少一些连接到集成电路芯片2的互连网络12。元件24可以连接到集成电路芯片18的金属平面40、经由穿过集成电路芯片18的金属平面40的被绝缘的过孔(未示出)连接到集成电路芯片18的层38中形成的导电轨道，或经由穿过集成电路芯片18的金属平面40和层38的被绝缘的过孔(未示出)连接到集成电路芯片18的互连网络36。元件28中的至少一些经由过孔42连接到集成电路芯片2的互连网络12，过孔42从第二表面6穿过集成电路芯片2一直到网络12。元件28可以连接到集成电路芯片20的金属平面40、经由穿过集成电路芯片20的金属平面40的被绝缘的过孔(未示出)连接到集成电路芯片20的层38中形成的导电轨道，或经由穿过集成电路芯片20的金属平面40和层38的被绝缘的过孔(未示出)连接到集成电路芯片20的互连网络36。为清楚起见，图1中示出了单个过孔42。然而，根据需要可以存在多个过孔。在图1的示例中，集成电路芯片18的尺本文档来自技高网...

【技术保护点】
1.一种集成电路芯片堆叠，包括：主集成电路芯片，包括受保护的电路部件；和辅助集成电路芯片，与所述主集成电路芯片的前表面和后表面中的每个表面相对地安装，其中与所述受保护的电路部件相对的每个辅助集成电路芯片的区域包括连接到地的金属平面，和被绝缘的至少一个导电轨道，形成与所述受保护的电路部件相对的紧密图案，其中在所述主集成电路芯片的层级处可到达所述至少一个导电轨道的端部。

【技术特征摘要】
2017.09.11 FR 17583401.一种集成电路芯片堆叠，包括：主集成电路芯片，包括受保护的电路部件；和辅助集成电路芯片，与所述主集成电路芯片的前表面和后表面中的每个表面相对地安装，其中与所述受保护的电路部件相对的每个辅助集成电路芯片的区域包括连接到地的金属平面，和被绝缘的至少一个导电轨道，形成与所述受保护的电路部件相对的紧密图案，其中在所述主集成电路芯片的层级处可到达所述至少一个导电轨道的端部。2.根据权利要求1所述的集成电路芯片堆叠，其中由所述导电轨道形成的所述紧密图案是线圈。3.根据权利要求1所述的集成电路芯片堆叠，其中由所述导电轨道形成的所述紧密图案是螺旋。4.根据权利要求1所述的集成电路芯片堆叠，其中一个辅助集成电路芯片的导电轨道的一个端部连接到另一辅助集成电路芯片的导电轨道的端部。5.根据权利要求4所述的集成电路芯片堆叠，还包括电路设备，所述电路设备连接到所述导电轨道并且被配置成检测所述导电轨道的中断。6.根据权利要求5所述的集成电路芯片堆叠，其中所述电路设备被配置成检测所述导电轨道之间的所述连接的中断。7.根据权利要求1所述的集成电路芯片堆叠，其中所述辅助集成电路芯片通过金属凸块安装到所述主集成电路芯片。8.根据权利要求1所述的集成电路芯片堆叠，其中所述辅助集成电路芯片包括电子部件。9.根据权利要求1所述的集成电路芯片堆叠，其中每个辅助集成电路芯片的所述金属平面在对应的辅助集成电路芯片的整个表面之上延伸。10.根据权利要求1所述的集成电路芯片堆叠，其中所述辅助集成电路芯片中的至少一个的尺寸小于所述主集成电路芯片的尺寸。11.一种保护主集成电路芯片...

【专利技术属性】
技术研发人员：A·萨拉菲亚诺斯，T·奥达斯，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国,FR