一种半导体封装结构制造技术

本实用新型专利技术公开了一种半导体封装结构，包括封装体以及设置在封装体内的半导体互联结构；半导体互联结构包括若干第一凸块和第二凸块，第一凸块和第二凸块的底端伸出封装体底端面；所述第二凸块的顶端倒装焊接第一芯片，第二凸块的数量与第一芯片的焊点数量及位置均相对应；第一芯片的顶端面上粘附有第二芯片，第二芯片的焊点朝上设置；第二凸块的顶端与第二芯片的焊点之间通过金属布线层电连接，金属布线层裸露于封装体顶端面设置并通过塑封层覆盖。本实用新型专利技术结构简单、制作方便，具有较多的输入、输出端，并且封装结构中无需打线，在降低了制作难度的基础上，提高了芯片的可靠性，保证了封装中芯片的工作效率。

A Semiconductor Packaging Structure

The utility model discloses a semiconductor packaging structure, which comprises a package body and a semiconductor interconnection structure arranged in the package body; the semiconductor interconnection structure comprises a number of first and second bumps, the bottom end of the first and second bumps extends out of the bottom end surface of the package body; the top of the second bump is flipped to weld the first chip, the number of the second bumps and the solder joint of the first chip. The number and position are corresponding; the top surface of the first chip is attached with a second chip, and the solder joints of the second chip are set up upward; the top of the second bump is electrically connected with the solder joints of the second chip through a metal wiring layer, and the metal wiring layer is exposed on the top surface of the package and covered by a plastic seal layer. The utility model has the advantages of simple structure, convenient fabrication, more input and output terminals, and no wires are needed in the packaging structure. On the basis of reducing the difficulty of fabrication, the reliability of the chip is improved, and the working efficiency of the chip in the packaging is guaranteed.

【技术实现步骤摘要】
一种半导体封装结构
本技术涉及导体芯片封装
，特别是一种半导体封装结构。
技术介绍
随着电子工程的发展，人们对于集成电路（IntegratedCircuit，简称IC）芯片小型化、轻量化及功能化的需求日渐增加，从最开始的单一组件的开发阶段，逐渐进入到了集结多个组件的系统开发阶段，与此同时在产品高效能及外观轻薄的要求下，不同功能的芯片开始迈向整合的阶段，因此封装技术的不断发展和突破，成为推动整合的力量之一。在半导体芯片封装
中，半导体封装产业为了满足更高的需求，如高密度、低成本、高性能的封装，逐渐发展出各种不同型式的封装构造，目前，市面上常用的四方扁平无外引脚封装（QFN），在一定程度上满足了半导体封装对密度、成本以及性能的要求，方扁平无外引脚封装是通过设置在芯片底部的导线框架与外面接触，无需值放焊球，因此密度较高。现有四方扁平无外引脚的封装结构如图1所示，将层叠后的半导体芯片A设置在底部导线框架B上，底部导线框架为能够承载最大的半导体芯片，通常设置为大于最下层半导体芯片的形状，而为了将芯片的电极引出，通常需要通过打线的方式将芯片的电极连接至底部导线框架同平面的其他周边导线框架C上，但是由于底部导线框架B较大，无法增加更多的周边导线框架C来满足引线需求；即使可以设置较多的周边导线框架C来满足引线需求，后续工艺中还会出现打线变得异常复杂的情况，当打线过长时，会出现电学信号传输缓慢的问题，另外打线间的复杂排列还容易发生短路现象，变向提高了设计的难度。
技术实现思路
本技术需要解决的技术问题是提供一种结构简单、能够保证传输效率并具有较多输入输出端的半导体封装结构。为解决上述技术问题，本技术所采取的技术方案如下。一种半导体封装结构，包括封装体以及设置在封装体内的半导体互联结构；所述半导体互联结构包括相互之间平行设置、且垂直于封装体底端面的若干第一凸块和第二凸块，第一凸块和第二凸块的底端伸出封装体底端面；所述第二凸块的顶端倒装焊接第一芯片，第二凸块的数量与第一芯片的焊点数量及位置均相对应；第一芯片的顶端面上粘附有第二芯片，第二芯片的焊点朝上设置；所述第二凸块的顶端与第二芯片的焊点之间通过金属布线层电连接，所述金属布线层裸露于封装体顶端面设置并通过塑封层覆盖。上述一种半导体封装结构，所述第一凸块围设在所有第二凸块的外围。由于采用了以上技术方案，本技术所取得技术进步如下。本技术结构简单、制作方便，具有较多的输入、输出端，并且封装结构中无需打线，在降低了制作难度的基础上，提高了芯片的可靠性，保证了封装中芯片的工作效率。本技术中，第二凸块与金属布线之间直接连接，可提高芯片的传输速度以及电学性能。附图说明图1为传统四方扁平无外引脚封装结构的结构示意图；图2为本技术的结构示意图。其中：1.第一芯片，2.第二芯片，3.粘接层，4.焊球，5.第二凸块，6.金属布线层，7.第一凸块。A.半导体芯片，B.底部导线框架，C.周边导线框架。具体实施方式下面将结合具体实施例对本技术进行进一步详细说明。一种半导体封装结构，其结构如图2所示，包括封装体以及设置在封装体内的半导体互联结构。半导体互联结构包括若干第一凸块7和第二凸块5，第一凸块7围设在所有第二凸块5的外围，且第一凸块7的高度高于第二凸块5的高度；第一凸块7和第二凸块5之间相互平行设置、且垂直于封装体底端面，第一凸块和第二凸块的底端伸出封装体底端面。第二凸块的顶端倒装焊接第一芯片1，第二凸块5的数量与第一芯片的焊点数量及位置均相对应，以保证能够将第一芯片的所有焊点引出。第一芯片的顶端面上粘附有第二芯片2，第二芯片的焊点朝上设置；第二凸块的顶端与第二芯片的焊点之间通过金属布线层6实现电连接。为方便批量生产，并保证芯片的工作效率，本技术中，第一凸块7的高度与第二凸块、第一芯片以及第二芯片的高度和相等，也即金属布线层平行于第一芯片和第二芯片设置。本技术的制作时，首先在一个载片上形成多个第一凸块及多个第二凸块，其中第二凸块的高度比第一凸块的高度高；再将焊球成型的第一芯片倒装在第一凸块上，将第二芯片正面朝上通过粘接剂层叠于第一芯片上；其次，对整个结构进行填充，填充后进行CMP研磨，使第二凸块与第二芯片上的焊点同时出现，然后通过RDL金属布线层连接第二凸块与第二芯片上的焊点，再将露在外面的金属连接线进行塑封；最后将载片通过CNP研磨或刻蚀的方式使第一凸块和第二凸块的底端显现，便完成整个封装结构。本文档来自技高网...

【技术保护点】
1.一种半导体封装结构，其特征在于：包括封装体以及设置在封装体内的半导体互联结构；所述半导体互联结构包括相互之间平行设置、且垂直于封装体底端面的若干第一凸块（7）和第二凸块（5），第一凸块和第二凸块的底端伸出封装体底端面；所述第二凸块的顶端倒装焊接第一芯片（1），第二凸块（5）的数量与第一芯片的焊点数量及位置均相对应；第一芯片的顶端面上粘附有第二芯片（2），第二芯片的焊点朝上设置；所述第二凸块的顶端与第二芯片的焊点之间通过金属布线层（6）电连接，所述金属布线层裸露于封装体顶端面设置并通过塑封层覆盖。

【技术特征摘要】
1.一种半导体封装结构，其特征在于：包括封装体以及设置在封装体内的半导体互联结构；所述半导体互联结构包括相互之间平行设置、且垂直于封装体底端面的若干第一凸块（7）和第二凸块（5），第一凸块和第二凸块的底端伸出封装体底端面；所述第二凸块的顶端倒装焊接第一芯片（1），第二凸块（5）的数量与第一芯片的焊点数量...

【专利技术属性】
技术研发人员：江子标，朱耀明，
申请(专利权)人：深圳铨力半导体有限公司，
类型：新型
国别省市：广东,44