扇出型半导体封装件制造技术

本公开提供一种扇出型半导体封装件，所述扇出型半导体封装件包括：芯构件，包括多个绝缘层和多个布线层并且具有贯穿所述多个绝缘层的一部分的盲腔；半导体芯片，设置在所述盲腔中；包封剂，包封所述芯构件的至少部分和所述半导体芯片的有效表面的至少部分并且填充所述盲腔的至少部分；及连接构件，设置在所述芯构件和所述半导体芯片的所述有效表面上并且包括重新分布层，所述重新分布层连接到所述连接焊盘。所述多个布线层包括天线图案和接地图案，所述天线图案和所述接地图案设置在不同的水平面上，并且所述天线图案通过所述重新分布层连接到所述连接焊盘。

Fan-out Semiconductor Package

The present disclosure provides a fan-out semiconductor package, which comprises a core component, including a plurality of insulating layers and wiring layers, and a blind cavity penetrating part of the plurality of insulating layers; a semiconductor chip, which is arranged in the blind cavity; an encapsulant, which encapsulates at least part of the core component and at least part of the effective surface of the semiconductor chip. A portion and at least a portion of the blind cavity are filled; and a connecting member is provided on the effective surface of the core member and the semiconductor chip and includes a redistribution layer connected to the connecting pad. The plurality of wiring layers includes an antenna pattern and a connection pattern, the antenna pattern and the grounding pattern are arranged on different horizontal planes, and the antenna pattern is connected to the connection pad through the redistribution layer.

【技术实现步骤摘要】
扇出型半导体封装件本申请要求于2017年8月18日和于2017年12月6日提交到韩国知识产权局的第10-2017-0104569号和第10-2017-0166562号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
本公开涉及一种形成有天线图案和接地图案的扇出型半导体封装件。
技术介绍
使用10GHz或更高的毫米波的应用已经被广泛用于检测运动以增加用户界面(I/F)便利性的运动传感器产品、用于在预定空间中确认入侵者的安全性的动作监测传感器产品、用于汽车的近场检测和远场检测的24GHz和77GHz的雷达系统等以及用于移动通信或60GHz通信的第五代(5G)通信。在如上所述使用毫米波的产品的情况下，当信号从射频集成电路(RFIC)传输到天线或者从天线传输到RFIC时，信号应当被传输为使得尽量不产生信号损耗。通常，为此目的，RFIC和天线通过同轴线缆彼此连接以使信号衰减最小化，这在空间和成本方面是低效的。近来，在60GHz的通信系统中，已经开始使用如下方式：使用诸如低温共烧陶瓷(LTCC)等的材料设计60GHz天线，然后将60GHz天线附着到RFIC上以显著地减小组件之间的距离。另外，在用于汽车的雷达系统中，已经使用如下方式：将RFIC安装在主印刷电路板(PCB)上，在主PCB上形成作为图案的天线并且将作为图案的天线连接到主PCB，或者将单独的天线模块安装到主PCB。然而，以这种方式，也难以充分地防止组件之间的线路到线路的损耗的产生。近来，根据封装技术的发展，已经开发了在RFIC封装件中形成天线的方法，并且在一些情况下，已经使用在RFIC封装件的重新分布层(RDL)上形成天线图案的方式。然而，以这种方式，在确保天线的辐射性能方面也存在多种设计局限性，或者也存在将发生性能错误的可能性。因此，已经需要能够在设计时具有灵活的自由度并且显著地减小设计误差的稳定的RFIC和天线集成封装设计技术。
技术实现思路
本公开的一方面可提供一种扇出型半导体封装件，在该扇出型半导体封装件中，可通过显著地减小半导体芯片和天线图案之间的距离防止信号传输的损耗，可在单个封装件中确保稳定的天线性能，可减小封装件的整体尺寸，并且可简化工艺。根据本公开的一方面，可提供一种扇出型半导体封装件，在该扇出型半导体封装件中，半导体芯片和天线使用盲腔集成在单个封装件中。根据本公开的一方面，一种扇出型半导体封装件可包括：芯构件，包括多个绝缘层和多个布线层并且具有贯穿所述多个绝缘层的一部分的盲腔；半导体芯片，设置在所述盲腔中并且具有有效表面和与所述有效表面背对的无效表面，所述有效表面上设置有连接焊盘；包封剂，包封所述芯构件的至少部分和所述半导体芯片的所述有效表面的至少部分并且填充所述盲腔的至少部分；及连接构件，设置在所述芯构件和所述半导体芯片的所述有效表面上并且包括重新分布层，所述重新分布层连接到所述连接焊盘，其中，所述多个布线层包括天线图案和接地图案，所述天线图案和所述接地图案设置在不同的水平面上，并且所述天线图案通过所述重新分布层连接到所述连接焊盘。所述多个布线层还可包括屏障图案，所述屏障图案的一部分可通过所述盲腔暴露，并且所述半导体芯片的所述无效表面可附着到所述屏障图案的被暴露的所述一部分。附图说明通过结合附图进行的以下详细描述，本公开的以上和其他方面、特征及优点将被更加清楚地理解，在附图中：图1是示出电子装置系统的示例的示意性框图；图2是示出电子装置的示例的示意性透视图；图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；图4是示出扇入型半导体封装件的封装工艺的示意性截面图；图5是示出扇入型半导体封装件安装在球栅阵列(BGA)基板上并且最终安装在电子装置的主板上的情况的示意性截面图；图6是示出扇入型半导体封装件嵌入在BGA基板中并且最终安装在电子装置的主板上的情况的示意性截面图；图7是示出扇出型半导体封装件的示意性截面图；图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；图9是示出扇出型半导体封装件的示例的示意性截面图；图10是示出当从上方观察时图9的扇出型半导体封装件的示意性平面图；图11A和图11B是示出当从上方观察时图9的扇出型半导体封装件的各种示例的示意性平面图；图12是示出用于制造图9的扇出型半导体封装件的面板的示例的示意图；图13A和图13B是示出制造图9的扇出型半导体封装件的工艺的示例的示意图；图14是示出扇出型半导体封装件的另一示例的示意性截面图；图15是示出扇出型半导体封装件的另一示例的示意性截面图；图16是示出扇出型半导体封装件的另一示例的示意性截面图；图17是示出根据现有技术的扇出型半导体封装件应用到主板的示例的示意性截面图；图18是示出根据现有技术的堆叠型天线集成模块的示例的示意性截面图；及图19是示出根据现有技术的堆叠型天线集成模块的另一示例的示意性截面图。具体实施方式在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为清楚起见，可夸大或者缩小组件的形状、尺寸等。这里使用的术语“示例性实施例”不是指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，这里提供的示例性实施例被认为能够通过彼此全部或部分地组合来实现。例如，除非其中提供了相反或相矛盾的描述，否则即使特定示例性实施例中描述的一个元件未在另一示例性实施例中描述，该元件仍可被理解为与另一示例性实施例相关的描述。在说明书中，组件与另一组件的“连接”的含义包括通过第三组件的间接连接以及两个组件之间的直接连接。另外，从概念上讲，术语“电连接或者按照信号方式连接”包括物理连接和物理断开。可理解的是，当利用诸如“第一”和“第二”的术语来提及元件时，该元件不会由此受限。它们可仅用于将元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离这里所阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。这里，上部、下部、上侧、下侧、上表面、下表面等在附图中被确定。例如，第一连接构件设置在重新分布层的上方的水平面上。然而，权利要求不限于此。另外，竖直方向指的是向上的方向和向下的方向，水平方向指的是与上述向上的方向和向下的方向垂直的方向。在这种情况下，竖直截面指的是沿着在竖直方向上的平面截取的情况，其示例可以为附图中示出的截面图。另外，水平截面指的是沿着在水平方向上的平面截取的情况，其示例可以为附图中示出的平面图。电子装置图1是示出电子装置系统的示例的示意性框图。参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。芯片相关组件1020可包括：存储芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；本文档来自技高网...

【技术保护点】
1.一种扇出型半导体封装件，包括：芯构件，包括多个绝缘层和多个布线层并且具有贯穿所述多个绝缘层的一部分的盲腔；半导体芯片，设置在所述盲腔中并且具有有效表面和与所述有效表面背对的无效表面，所述有效表面上设置有连接焊盘；包封剂，包封所述芯构件的至少部分和所述半导体芯片的所述有效表面的至少部分并且填充所述盲腔的至少部分；及连接构件，设置在所述芯构件和所述半导体芯片的所述有效表面上并且包括重新分布层，所述重新分布层连接到所述连接焊盘，其中，所述多个布线层包括天线图案和接地图案，所述天线图案和所述接地图案设置在不同的水平面上，并且所述天线图案通过所述重新分布层连接到所述连接焊盘。

【技术特征摘要】
2017.08.18 KR 10-2017-0104569;2017.12.06 KR 10-2011.一种扇出型半导体封装件，包括：芯构件，包括多个绝缘层和多个布线层并且具有贯穿所述多个绝缘层的一部分的盲腔；半导体芯片，设置在所述盲腔中并且具有有效表面和与所述有效表面背对的无效表面，所述有效表面上设置有连接焊盘；包封剂，包封所述芯构件的至少部分和所述半导体芯片的所述有效表面的至少部分并且填充所述盲腔的至少部分；及连接构件，设置在所述芯构件和所述半导体芯片的所述有效表面上并且包括重新分布层，所述重新分布层连接到所述连接焊盘，其中，所述多个布线层包括天线图案和接地图案，所述天线图案和所述接地图案设置在不同的水平面上，并且所述天线图案通过所述重新分布层连接到所述连接焊盘。2.根据权利要求1所述的扇出型半导体封装件，其中，所述多个布线层还包括滤波器图案，并且所述天线图案按照信号方式通过所述滤波器图案和所述重新分布层连接到所述连接焊盘。3.根据权利要求1所述的扇出型半导体封装件，其中，所述多个布线层还包括屏障图案，所述屏障图案的一部分通过所述盲腔从所述多个绝缘层的所述一部分暴露，并且所述半导体芯片的所述无效表面附着到所述屏障图案的被暴露的所述一部分。4.根据权利要求3所述的扇出型半导体封装件，其中，所述芯构件包括：第一绝缘层；第一布线层，设置在所述第一绝缘层的第一表面上；第二布线层，设置在所述第一绝缘层的第二表面上；第一过孔，贯穿所述第一绝缘层并且使所述第一布线层和所述第二布线层彼此连接；第二绝缘层，设置在所述第一绝缘层的所述第一表面上并且覆盖所述第一布线层；第三布线层，设置在所述第二绝缘层上；及第二过孔，贯穿所述第二绝缘层并且使所述第一布线层和所述第三布线层彼此连接，所述第一布线层包括所述接地图案和所述屏障图案，所述第三布线层包括所述天线图案，并且所述盲腔贯穿所述第一绝缘层。5.根据权利要求4所述的扇出型半导体封装件，其中，所述第二布线层包括滤波器图案，并且所述天线图案按照信号方式通过所述滤波器图案和所述重新分布层连接到所述连接焊盘。6.根据权利要求4所述的扇出型半导体封装件，其中，所述屏障图案用作所述接地图案。7.根据权利要求4所述的扇出型半导体封装件，其中，所述第二绝缘层的介电质的介电常数大于所述第一绝缘层...

【专利技术属性】
技术研发人员：苏源煜，白龙浩，金斗一，许荣植，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：韩国,KR