半导体封装及其制造方法技术

半导体封装及其制造方法。可提供一种制造半导体封装的方法。该方法可包括在晶圆上形成多个层叠结构以在横向上彼此间隔开。所述多个层叠结构中的每一个可包括垂直地层叠的核心晶片。可在晶圆上形成底部填充层以填充所述多个层叠结构之间的间隙。可去除底部填充层的一部分和晶圆的一部分以提供彼此分离的层叠立方体。可将层叠立方体并排安装在基础晶片晶圆上。可在基础晶片晶圆上形成模制层以填充层叠立方体之间的空间。还可提供相关的半导体封装。

【技术实现步骤摘要】
半导体封装及其制造方法
本公开的实施方式可总体上涉及半导体技术，更具体地，涉及半导体封装及其制造方法。
技术介绍
在电子行业中，随着多功能、更大存储容量和更小的电子系统或产品的开发，日益需求一种用于垂直地层叠多个半导体晶片的三维半导体封装技术。另外，需求一种高带宽存储器(HBM)解决方案技术以获得快速的数据传输速度。响应于这种需求，提出了HBM封装。HBM封装可被实现为包括垂直地层叠的多个存储器晶片，并且多个层叠的存储器晶片可通过硅通孔(TSV)彼此电连接。很多努力都专注于应用晶圆上芯片工艺技术来实现HBM封装。为了在HBM封装的制造中采用晶圆上芯片工艺技术，可能需要开发将层叠的存储器晶片彼此电隔离的方法以及克服在HBM封装的制造中所使用的基础晶片晶圆的翘曲的方法。
技术实现思路
根据实施方式，可提供一种制造半导体封装的方法。该方法可包括以下步骤：在晶圆上形成多个层叠结构以横向上彼此间隔开。多个层叠结构中的每一个可包括垂直地层叠的核心晶片。可在晶圆上形成底部填充层以填充多个层叠结构之间的间隙。可去除底部填充层的一部分和晶圆的一部分以提供彼此分离的层叠立方体。各个层叠立方体可包括顶部晶片、本文档来自技高网...

【技术保护点】
1.一种半导体封装，该半导体封装包括：多个核心晶片，该多个核心晶片垂直地层叠在基础晶片上；顶部晶片，该顶部晶片层叠在包括所述多个核心晶片的层叠结构上；底部填充层图案，该底部填充层图案填充所述核心晶片之间的空间并且包括覆盖所述核心晶片的侧壁的圆角部分，其中，所述底部填充层图案具有与所述顶部晶片的侧壁对齐的垂直侧壁；以及模制层图案，该模制层图案覆盖所述底部填充层图案的侧壁和所述顶部晶片的侧壁，其中，所述模制层图案具有侧壁，并且所述模制层图案的侧壁和所述底部填充层图案的侧壁具有基本上相同的垂直轮廓。

【技术特征摘要】
2017.04.03 KR 10-2017-00432671.一种半导体封装，该半导体封装包括：多个核心晶片，该多个核心晶片垂直地层叠在基础晶片上；顶部晶片，该顶部晶片层叠在包括所述多个核心晶片的层叠结构上；底部填充层图案，该底部填充层图案填充所述核心晶片之间的空间并且包括覆盖所述核心晶片的侧壁的圆角部分，其中，所述底部填充层图案具有与所述顶部晶片的侧壁对齐的垂直侧壁；以及模制层图案，该模制层图案覆盖所述底部填充层图案的侧壁和所述顶部晶片的侧壁，其中，所述模制层图案具有侧壁，并且所述模制层图案的侧壁和所述底部填充层图案的侧壁具有基本上相同的垂直轮廓。2.根据权利要求1所述的半导体封装，其中，所述模制层图案被设置为暴露所述顶部晶片的与所述核心晶片相反的表面。3.根据权利要求1所述的半导体封装，其中，所述顶部晶片的厚度大于所述核心晶片的厚度和所述基础晶片的厚度。4.根据权利要求1所述的半导体封装，其中，所述基础晶片包括第三半导体器件，该第三半导体器件被配置用于控制形成在所述核心晶片和所述顶部晶片中的半导体器件。5.根据权利要求1所述的半导体封装，其中，所述核心晶片、所述顶部晶片和所述基础晶片利用结合结构彼此结合。6.根据权利要求5所述的半导体封装，其中，各个所述核心晶片包括连接到所述结合结构的通孔。7.根据权利要求1所述的半导体封装，该半导体封装还包括设置在所述顶部晶片的面向所述核心晶片的表面上的晶圆连接端子，其中，所述晶圆连接端子将所述顶部晶片电连接到所述核心晶片。8.根据权利要求1所述的半导体封装，其中，模制层包括填充所述基础晶片和与所述基础晶片相邻的所述核心晶片之间的空间的延伸部。9.根据权利要求1所述的半导体封装，其中，防止底部填充层延伸到所述基础晶片和与所述基础晶片相邻的所述核心晶片之间的空间中，并且其中，所述底部填充层包括填充所述顶部晶片和与所述顶部晶片相邻的所述核心晶片之间的空间的延伸部。10.根据权利要求1所述的半导体封装，其中，包含在底部填充层中的填料的含量小于包含在模制层中的填料的含量。11.根据权利要求1所述的半导体封装，其中，底部填充层包括没有任何填料的底部填充材料。12.根据权利要求1所述的半导体封装，其中，所述底部填充层图案具有与所述顶部晶片的侧壁垂直地对齐的侧壁。13.根据权利要求1所述的半导体封装，其中，所述模制层图案的侧壁与所述基础晶片的侧壁垂直地对齐。14.一种半导体封装，该半导体封装包括：多个核心晶片，该多个核心晶片垂直地层叠在基础晶片上；顶部晶片，该顶部晶片层叠在包括所述多个核心晶片的层叠结构上；第一底部填充层图案，该第一底部填充层图案填充所述核心晶片之间的空间并且包括覆盖所述核心晶片的侧壁的圆角部分，其中，所述第一底部填充层图案具有与所述顶部晶片的侧壁对齐的垂直侧壁；第二底部填充层，该第二底部填充层填充所述基础晶片和与所述基础晶片相邻的所述核心晶片之间的空间；以及模制层图案，该模制层图案覆盖所述第一底部填充层图案的侧壁、所述第二底部填充层的侧壁和所述顶部晶片的侧壁，其中，所述模制层图案具有侧壁，并且所述模制层图案的侧壁和所述第一底部填充层图案的侧壁具有基本上相同的垂直轮廓。15.根据权利要求14所述的半导体封装，其中，包含在模制层中的填料的含量大于包含在所述第二底部填充层中的填料的含量。16.根据权利要求14所述的半导体封装，其中，包含在第一底部填充层中的填料的含量小于包含在模制层中的填料的含量。17.根据权利要求14所述的半导体封装，其中，第一底部填充层包括没有任何填料的底部填充材料。18.根据权利要求14所述的半导体封装，其中，所述第二底部填充层包括没有任何填料的底部填充材料。19.一种制造半导体封装的方法，该方法包括以下步骤：在晶圆上形成多个层叠结构以在横向上彼此间隔开，其中，所述多个层叠结构中的每一个包括垂直地层叠的核心晶片；在所述晶圆上形成底部填充层以填充所述多个层叠结构之间的间隙；去除所述底部填充层的一部分和所述晶圆的一部分以提供彼此分离的层叠立方体，其中，各个所述层叠立方体包括顶部晶片、所述多个层叠结构中的一个层叠结构以及底部填充层图案，所述顶部晶片包括所述晶圆的一部分，并且底部填充层图案包括所述底部填充层的一部分以覆盖所述多个层叠结构中的所述一个层叠结构的侧壁；将所述层叠立方体并排安装在基础晶片晶圆上；以及在所述基础晶片晶圆上方形成模制层以填充所述层叠立方体之间的空间。20.根据权利要求19所述的方法，其中，所述晶圆是包括多个顶部晶片区域的晶圆，其中，各个所述顶部晶...

【专利技术属性】
技术研发人员：罗多云，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR