半导体器件制造技术

本申请涉及半导体器件。旨在提高半导体器件的可靠性。半导体器件包括印刷电路板和安装在印刷电路板上方的半导体芯片。该半导体芯片包括焊盘、包括露出焊盘的一部分的开口的绝缘膜以及形成在从开口露出的焊盘上方的柱电极。印刷电路板包括端子和包括用于露出端子的一部分的开口的抗蚀剂层。半导体芯片的柱电极和印刷电路板的端子经由焊料层耦合。从绝缘膜的上表面测量柱电极的厚度h1。从抗蚀剂层的上表面测量焊料层的厚度h2。厚度h1大于或等于厚度h2的一半并且小于或等于厚度h2。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用这里通过参考并入2017年4月10日提交的日本专利申请No.2017-077264和2017年7月13日提交的日本专利申请No.2017-136892的全部公开内容，包括说明书、附图和摘要。
本专利技术涉及半导体器件，并且适用于包括如下半导体芯片的半导体器件，该半导体芯片被倒装芯片键合在印刷电路板上方。
技术介绍
半导体器件可通过将半导体芯片倒装芯片键合在印刷电路板上方来制造。日本未审查专利申请公开No.2013-211511(专利文献1)描述了涉及半导体器件的技术，所述半导体器件包括形成在半导体芯片的电极焊盘上方的Cu柱和通过焊接彼此耦合的印刷电路板的连接端子。非专利文献1：P.Liu，A.Overson和D.Goyal，“KeyParametersforFastNiDissolutionduringElectromigrationofSn0.7CuSolderJoint”，2015ElectronicComponents&TechnologyConference，第99-105页，2015年，描述了涉及焊接接头部分处的电迁移的技术。
技术实现思路
需要提高包括如下半导体芯片的半导体器件的可靠性，该半导体芯片被倒装芯片键合在印刷电路板上方。通过参考本说明书和附图的以下描述可以容易地确定这些和其他目的以及新颖特征。根据实施例，半导体器件包括印刷电路板和安装在印刷电路板上方的半导体芯片。半导体芯片包括：第一绝缘膜；形成在第一绝缘膜上方的焊盘；第二绝缘膜，包括第一开口以露出所述焊盘的一部分；以及形成在从第一开口露出的焊盘上方的柱电极。印刷电路板包括端子和第三绝缘膜，第三绝缘膜包括第二开口以露出端子的一部分。半导体芯片的柱电极和印刷电路板的端子经由焊料层耦合。第二绝缘膜的距第一主表面的柱电极的第一厚度大于或等于第二主表面的焊料层的第二厚度的一半并且小于或等于第二厚度。该实施例可以提高半导体器件的可靠性。附图说明图1是根据一个实施例的半导体芯片的整体平面图；图2是根据本实施例的半导体芯片的截面图；图3是根据本实施例的半导体芯片的整体平面图；图4是根据本实施例的半导体器件的顶视图；图5是图4中的半导体器件的底视图；图6是图4中的半导体器件的截面图；图7是图4中的半导体器件的局部截面图；图8是用于图4中的半导体器件的印刷电路板的顶视图；图9是图8中的印刷电路板的顶视图；图10是图8中的印刷电路板的截面图；图11是图8中的印刷电路板的局部截面图；图12是用于安装图3中的半导体芯片的印刷电路板的顶视图；图13是示出根据本实施例的半导体器件的制造工艺的工艺流程；图14是在制造工艺进行时的根据本实施例的半导体器件的截面图；图15是在制造工艺进行时从图14继续的根据本实施例的半导体器件的截面图；图16是在制造工艺进行时从图15继续的根据本实施例的半导体器件的截面图；图17是图16的一部分的放大截面图；图18是在制造工艺进行时从图16继续的根据本实施例的半导体器件的截面图；图19是在制造工艺进行时从图18继续的根据本实施例的半导体器件的截面图；图20是根据本实施例的半导体芯片的局部截面图；图21是根据本实施例的半导体芯片的局部平面图；图22是根据本实施例的半导体芯片的局部截面图；图23是在制造工艺进行时根据本实施例的半导体器件的局部截面图；图24是在制造工艺进行时从图23继续的根据本实施例的半导体器件的局部截面图；图25是在制造工艺进行时从图24继续的根据本实施例的半导体器件的局部截面图；图26是在制造工艺进行时从图25继续的根据本实施例的半导体器件的局部截面图；图27是在制造工艺进行时从图26继续的根据本实施例的半导体器件的局部截面图；图28是在制造工艺进行时从图27继续的根据本实施例的半导体器件的局部截面图；图29是在制造工艺进行时从图28继续的根据本实施例的半导体器件的局部截面图；图30是在制造工艺进行时从图29继续的根据本实施例的半导体器件的局部截面图；图31是在制造工艺进行时从图30继续的根据本实施例的半导体器件的局部截面图；图32是在制造工艺进行时从图31继续的根据本实施例的半导体器件的局部截面图；图33是在制造工艺进行时从图32继续的根据本实施例的半导体器件的局部截面图；图34是在制造工艺进行时从图33继续的根据本实施例的半导体器件的局部截面图；图35是在制造工艺进行时从图34继续的根据本实施例的半导体器件的局部截面图；图36是在制造工艺进行时从图35继续的根据本实施例的半导体器件的局部截面图；图37是示出对柱电极厚度与从柱电极施加到层间绝缘膜的应力之间的关系进行模拟的结果的曲线图；图38是示出对柱电极直径与从柱电极施加到层间绝缘膜的应力之间的关系进行模拟的结果的曲线图；图39是图4中的半导体器件的局部平面图；图40是示出对半导体衬底厚度与从柱电极施加到层间绝缘膜的应力之间的关系进行模拟的结果的曲线图；图41是根据第一改型的半导体器件的局部截面图；图42是根据第一改型的半导体器件的局部平面图；图43是示出根据第一改型的半导体器件的效果的说明图；以及图44是根据第二改型的半导体器件的局部平面图。具体实施方式以下描述可根据需要将实施例划分成多个部分或实施例。除非明确指明，否则各部分之间并非不相关。一个部分或实施例提供关于其它部分或实施例的全部或部分的改型、详细说明或补充说明。除非元件的数目被明确指明或原则上明显限于特定值，否则在下面的实施例中提到的元件的数目(包括项数、值、量和范围)不限于特定值，并且可以大于或小于或等于特定值。除非明确指明或原则上明显需要，否则以下实施例的组成要素(包括要素步骤)并不是一定需要的。类似地，除非明确指明以及原则上显然认为不同，否则在下面的实施例中提到的组成元件的形状或位置关系包括基本上近似或类似于这些形状的情况。这同样适用于上述值和范围。将参考附图进一步详细描述实施例。具有相同功能的构件在所有附图中被赋予相同的附图标记以说明实施例，并且省略重复的描述。在下面的实施例中，除非特别需要，否则原则上不重复说明相同或类似的部分。就用于实施例的附图而言，为了附图的更佳可视性，甚至从截面图中也可能省略阴影。为了附图的更佳可视性，甚至对平面图也可能使用阴影。实施例半导体芯片的总体结构图1是根据实施例的半导体芯片CP的整体平面图，并且示出了半导体芯片CP中的柱电极PL的示例性布局。图2是半导体芯片CP的概念截面图。沿图1的线A1-A1截取的截面图大致对应于图2。根据本实施例的半导体芯片CP包括作为一个主表面的上表面以及作为与上表面相对的另一主表面的后表面(下表面)。图1示出了半导体芯片CP的上表面。在半导体芯片CP中，半导体芯片CP的上表面表示用于形成焊盘PD或焊盘PD上方的柱电极PL的主表面。半导体芯片CP的后表面表示与上表面相对的主表面。如图1和图2所示，半导体芯片CP包括多个焊盘(焊盘电极、电极焊盘或键合焊盘)PD和在上表面侧的每个焊盘PD上方形成的多个柱电极(Cu柱或列电极)PL。每个柱电极PL从半导体芯片CP的上表面突出。因此可以将柱电极PL假设为突出电极。多个柱电极PL各自形成在半导体芯片CP的多个焊盘PD上。如平面图，半导体芯片CP包括彼此类似本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括印刷电路板和安装在所述印刷电路板上方的半导体芯片，其中所述半导体芯片包括：第一绝缘膜；焊盘，形成在所述第一绝缘膜上方；第二绝缘膜，形成在所述第一绝缘膜上方并且包括露出所述焊盘的一部分的第一开口；和柱电极，形成在从所述第一开口露出的所述焊盘上方；其中所述印刷电路板包括：端子；和第三绝缘膜，具有露出所述端子的一部分的第二开口；其中所述半导体芯片的所述第二绝缘膜包括面对所述印刷电路板的第一主表面；其中所述印刷电路板的所述第三绝缘膜包括面对所述半导体芯片的第二主表面；其中在平面图中所述柱电极包含所述第一开口并且所述柱电极的一部分与所述第二绝缘膜重叠；其中所述半导体芯片的所述柱电极和所述印刷电路板的所述端子经由介于所述柱电极和所述端子之间的焊料层耦合，以及其中，所述柱电极的距所述第一主表面的第一厚度大于或等于所述焊料层的距所述第二主表面的第二厚度的一半并且小于或等于所述第二厚度。

【技术特征摘要】
2017.04.10 JP 2017-077264;2017.07.13 JP 2017-136891.一种半导体器件，包括印刷电路板和安装在所述印刷电路板上方的半导体芯片，其中所述半导体芯片包括：第一绝缘膜；焊盘，形成在所述第一绝缘膜上方；第二绝缘膜，形成在所述第一绝缘膜上方并且包括露出所述焊盘的一部分的第一开口；和柱电极，形成在从所述第一开口露出的所述焊盘上方；其中所述印刷电路板包括：端子；和第三绝缘膜，具有露出所述端子的一部分的第二开口；其中所述半导体芯片的所述第二绝缘膜包括面对所述印刷电路板的第一主表面；其中所述印刷电路板的所述第三绝缘膜包括面对所述半导体芯片的第二主表面；其中在平面图中所述柱电极包含所述第一开口并且所述柱电极的一部分与所述第二绝缘膜重叠；其中所述半导体芯片的所述柱电极和所述印刷电路板的所述端子经由介于所述柱电极和所述端子之间的焊料层耦合，以及其中，所述柱电极的距所述第一主表面的第一厚度大于或等于所述焊料层的距所述第二主表面的第二厚度的一半并且小于或等于所述第二厚度。2.根据权利要求1所述的半导体器件，其中，所述第一厚度和所述第二厚度之和大于或等于所述柱电极的第一直径的0.5倍并且小于或等于所述柱电极的第一直径的0.8倍。3.根据权利要求1所述的半导体器件，其中所述第一开口的第二直径大于或等于所述柱电极的第一直径的0.4倍并且小于或等于所述柱电极的第一直径的0.75倍。4.根据权利要求1所述的半导体器件，其中所述第二绝缘膜具有无机绝缘膜和在所述无机绝缘膜上方的树脂膜的层叠结构；其中所述层间绝缘膜包括第三开口；其中所述树脂膜包括第四开口；其中在平面图中所述第三开口包含所述第四开口，以及其中所述第一开口通过用于所述树脂膜的所述第四开口形成。5.根据权利要求4所述的半导体器件，其中所述柱电极被放置为与所述树脂膜接触，但不放置为与所述层间绝缘膜接触。6.根据权利要求4所述的半导体器件，其中所述树脂膜可作为聚酰亚胺树脂膜来获得。7.根据权利要求6所述的半导体器件，其中所述无机绝缘膜由氮化硅膜和氮氧化硅膜之一制成。8.根据权利要求4所述的半导体器件，其中所述树脂膜等同于所述半导体芯片的最上层处的绝缘膜。9.根据权利要求4所述的半导体器件，其中，所述焊盘和所述柱电极之间的所述树脂膜的第三厚度大于所述焊盘的第四厚度并且小于所述第一厚度。10.根据权利要求1所述的半导体器件，其中所述第一开口具有圆形的平面形...

【专利技术属性】
技术研发人员：坂田贤治，秋叶俊彦，船矢琢央，土屋秀昭，吉田裕一，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP