半导体存储装置制造方法及图纸

本发明专利技术的实施方式提供一种高集成度的半导体存储装置。实施方式的半导体存储装置具备：第1电极膜及第2电极膜，沿着第1方向及第2方向扩展；第1绝缘板，沿着第2方向上相互隔开的两列而配置，在各列中沿着第1方向间断地配置；第2绝缘板，设置于两列间，沿着n列而配置，在各列中沿着第1方向间断地配置；第3绝缘板，设置于两列中的一列与由第2绝缘板组成的列之间，沿着第1方向间断地配置；第1绝缘部件，设置于第1绝缘板与第3绝缘板之间；以及第2绝缘部件，设置于第2绝缘板与第3绝缘板之间。第1电极膜在两列间被分割为两个部分。第2电极膜在两列间被分割为{(n+1)×2}个部分。

【技术实现步骤摘要】
半导体存储装置[相关申请]本申请享有以日本专利申请2017-58210号(申请日：2017年3月23日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
实施方式涉及一种半导体存储装置。
技术介绍
以往以来，在半导体存储装置中，通过将电路微细化而谋求大容量化。然而，因为微细化技术正趋于极限，所以为了谋求更进一步的大容量化，提出了积层型半导体存储装置。积层型半导体存储装置是在衬底上设置有在水平方向上延伸的多条配线以及在垂直方向上延伸的多个半导体部件，且在配线与半导体部件之间设置有电荷储存部件。由此，在配线与半导体部件的每个交叉部分形成有存储单元晶体管。在这种半导体存储装置中，也期望更进一步的高集成化。
技术实现思路
本专利技术的实施方式提供一种高集成度的半导体存储装置。实施方式的半导体存储装置具备：第1电极膜，沿着第1方向及相对于所述第1方向交叉的第2方向扩展；第2电极膜，设置在相对于所述第1电极膜中的除所述第1方向两侧的第1端部及第2端部以外的部分为与包含所述第1方向及所述第2方向的平面交叉的第3方向侧；第1绝缘板，沿着所述第2方向上相互隔开的两列而配置，在各所述列中沿着所述第1方向间断地配置，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第2绝缘板，设置于所述两列间，沿着所述第2方向上相互隔开的n列(n为1以上的整数)而配置，在各所述列中沿着所述第1方向间断地配置，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第3绝缘板，设置于所述两列中的一列与包含所述第2绝缘板的列之间，沿着所述第1方向间断地配置，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第1绝缘部件，设置于所述第1绝缘板与所述第3绝缘板之间，与所述第1绝缘板及所述第3绝缘板相接，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第2绝缘部件，设置于所述第2绝缘板与所述第3绝缘板之间，与所述第2绝缘板及所述第3绝缘板相接，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；半导体部件，在所述第3方向上延伸；以及电荷储存部件，设置于所述第1电极膜中的除所述第1端部及所述第2端部以外的部分与所述半导体部件之间。所述第1电极膜在所述两列间，被所述第2绝缘板、所述第3绝缘板、所述第1绝缘部件及所述第2绝缘部件分割为相互绝缘的两个部分。所述第2电极膜在所述两列间，被所述第2绝缘板、所述第3绝缘板、所述第1绝缘部件及所述第2绝缘部件分割为相互绝缘的{(n+1)×2}个部分。附图说明图1是表示实施方式的半导体存储装置的俯视图。图2是基于图1所示的A-A'线的剖视图。图3是基于图1所示的B-B'线的剖视图。图4是基于图1所示的C-C'线的剖视图。图5是图1的局部放大图。图6(a)表示本实施方式的半导体存储装置中的漏极侧选择栅极线的连接关系，(b)表示字线的连接关系。图7是表示实施方式的半导体存储装置的制造方法的剖视图。图8是表示实施方式的半导体存储装置的制造方法的剖视图。图9是表示实施方式的半导体存储装置的制造方法的剖视图。图10是表示实施方式的半导体存储装置的制造方法的剖视图。具体实施方式(实施方式)以下，对本专利技术的实施方式进行说明。图1是表示本实施方式的半导体存储装置的俯视图。图2是基于图1所示的A-A'线的剖视图。图3是基于图1所示的B-B'线的剖视图。图4是基于图1所示的C-C'线的剖视图。图5是图1的局部放大图。图6(a)表示本实施方式的半导体存储装置中的漏极侧选择栅极线的连接关系，(b)表示字线的连接关系。此外，各图是示意图，适当地夸张描绘及适当地省略描绘。例如，各构成要素描绘得比实际少且大。另外，在图之间，构成要素的尺寸比未必一致。本实施方式的半导体存储装置是积层型NAND(NotAND，与非)闪存。如图1～图5所示，在本实施方式的半导体存储装置1(以下，也简称为“装置1”)中设置有硅衬底10。硅衬底10例如由硅单晶形成。在硅衬底10上设置有积层体20。以下，在本说明书中，为了方便说明，采用XYZ正交坐标系。将相对于硅衬底10的上表面10a平行且相互正交的两个方向设为“X方向”及“Y方向”，将相对于硅衬底10的上表面10a垂直的方向设为“Z方向”。另外，将Z方向中从硅衬底10起朝向积层体20的方向也称为“上”，将其相反方向也称为“下”，但这种表达也是为了方便起见，与重力方向无关。在积层体20中，多个绝缘膜12及多个电极膜13沿着Z方向交替地积层。绝缘膜12例如由硅氧化物(SiO)等绝缘性材料形成。电极膜13例如由钨(W)等导电性材料形成。各绝缘膜12及各电极膜13沿着XY平面扩展。如下所述，各电极膜13被多个绝缘板及多个绝缘部件分割为多个部分，但将配置于相同XY平面的多个部分总称为“电极膜13”。设置于积层体20内的电极膜13中，从最下层起1层或多层电极膜13作为源极侧选择栅极线SGS而发挥功能。另外，从最上层起1层或多层电极膜13作为漏极侧选择栅极线SGD而发挥功能。除源极侧选择栅极线SGS及漏极侧选择栅极线SGD以外的电极膜13作为字线WL而发挥功能。在本实施方式中，为了简化说明，电极膜13设置有5层，源极侧选择栅极线SGS为1层，漏极侧选择栅极线SGD为1层，字线WL为3层，将字线WL从下层侧起依序设为字线WL1、WL2、WL3。此外，在实际产品中，电极膜13也可设置几十层左右，源极侧选择栅极线SGS及漏极侧选择栅极线SGD也可分别设置多层。另外，也可适当设置无法电性地发挥功能的虚设电极膜13。如图1～图3所示，积层体20中的X方向两侧的端部20a及20b分别设为引出区域Rd1及引出区域Rd2。另外，积层体20中的除X方向两侧的端部20a及20b以外的中央部20c，也就是引出区域Rd1与引出区域Rd2之间的区域设为存储单元区域Rm。在引出区域Rd1及Rd2中，积层体20的形状为阶梯状，在每一个电极膜13形成有阶面T。另外，在硅衬底10上设置有层间绝缘膜22，所述层间绝缘膜22将积层体20的端部覆盖。层间绝缘膜22例如由硅氧化物等绝缘性材料形成。在积层体20及层间绝缘膜22内设置有沿着XZ平面而扩展的绝缘板25a～25c。以下，将沿着X方向而排列为1列的多个绝缘板25a的集合体称为“列26a”。同样地，将沿着X方向而排列为1列的多个绝缘板25b的集合体称为“列26b”，将沿着X方向而排列为1列的多个绝缘板25c的集合体称为“列26c”。也就是说，绝缘板25a～25c在Y方向上相互隔开，沿着在X方向上延伸的多个列26a～26c而配置，且在各列26a～26c中，沿着X方向间断地配置。绝缘板25a～25c在Z方向上贯通积层体20及层间绝缘膜22。由此，绝缘板25a～25c在Z方向上贯通各电极膜13，将各电极膜13分割。在本说明书中，表述“将电极膜13分割”时，意指将电极膜13分割为至少在其区域中相互隔开且相互绝缘的两个部分。此外，经分割的两个部分也可在其它区域中相互连接。在图1中，列26a表示有两列。两列26a排列于Y方向上。在该两列26a之间设置有1列26b。另外，在各个列26a与列26b之间设置有1列26c。因此，在Y方向上相邻的两列26a及其间，沿着Y方向依序配置有列26a、列26c、列26b本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，其特征在于，具备：第1电极膜，沿着第1方向及相对于所述第1方向交叉的第2方向扩展；第2电极膜，设置在相对于所述第1电极膜中的除所述第1方向两侧的第1端部及第2端部以外的部分为与包含所述第1方向及所述第2方向的平面交叉的第3方向侧；第1绝缘板，沿着所述第2方向上相互隔开的两列而配置，在各所述列中沿着所述第1方向间断地配置，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第2绝缘板，设置于所述两列间，沿着所述第2方向上相互隔开的n列(n为1以上的整数)而配置，在各所述列中沿着所述第1方向间断地配置，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第3绝缘板，设置于所述两列中的一列与由所述第2绝缘板组成的列之间，沿着所述第1方向间断地配置，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第1绝缘部件，设置于所述第1绝缘板与所述第3绝缘板之间，与所述第1绝缘板及所述第3绝缘板相接，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第2绝缘部件，设置于所述第2绝缘板与所述第3绝缘板之间，与所述第2绝缘板及所述第3绝缘板相接，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；半导体部件，在所述第3方向上延伸；以及电荷储存部件，设置于所述第1电极膜中的除所述第1端部及所述第2端部以外的部分与所述半导体部件之间；所述第1电极膜在所述两列间，被所述第2绝缘板、所述第3绝缘板、所述第1绝缘部件及所述第2绝缘部件分割为相互绝缘的两个部分，所述第2电极膜在所述两列间，被所述第2绝缘板、所述第3绝缘板、所述第1绝缘部件及所述第2绝缘部件分割为相互绝缘的{(n+1)×2}个部分。...

【技术特征摘要】
2017.03.23 JP 2017-0582101.一种半导体存储装置，其特征在于，具备：第1电极膜，沿着第1方向及相对于所述第1方向交叉的第2方向扩展；第2电极膜，设置在相对于所述第1电极膜中的除所述第1方向两侧的第1端部及第2端部以外的部分为与包含所述第1方向及所述第2方向的平面交叉的第3方向侧；第1绝缘板，沿着所述第2方向上相互隔开的两列而配置，在各所述列中沿着所述第1方向间断地配置，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第2绝缘板，设置于所述两列间，沿着所述第2方向上相互隔开的n列(n为1以上的整数)而配置，在各所述列中沿着所述第1方向间断地配置，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第3绝缘板，设置于所述两列中的一列与由所述第2绝缘板组成的列之间，沿着所述第1方向间断地配置，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第1绝缘部件，设置于所述第1绝缘板与所述第3绝缘板之间，与所述第1绝缘板及所述第3绝缘板相接，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；第2绝缘部件，设置于所述第2绝缘板与所述第3绝缘板之间，与所述第2绝缘板及所述第3绝缘板相接，在所述第3方向上贯通所述第1电极膜及所述第2电极膜；半导体部件，在所述第3方向上延伸；以及电荷储存部件，设置于所述第1电极膜中的除所述第1端部及所述第2端部以外的部分与所述半导体部件之间；所述第1电极膜在所述两列间，被所述第2绝缘板、所述第3绝缘板、所述第1绝缘部件及所述第2绝缘部件分割为相互绝缘的两个部分，所述第2电极膜在所述两列间，被所述第2绝缘板、所述第3绝缘板、所述第1绝缘部件及所述第2绝缘部件分割为相互绝缘的{(n+1)×2}个部分。2.根据权利要求1所述的半导体存储装置，其特征在于，还具备：第3绝缘部件，设置于所述第1方向上相邻的所述第1绝缘板间，且所述第2方向上的长度长于所述第1绝缘板；第4绝缘部件，设置于所述第1方向上相邻的所述第2绝缘板间，且所述第2方向上的长度长于所述第2绝缘板；以及第5绝缘部件，设置于所述第1方向上相邻的所述第3绝缘板间，且所述第2方向上的长度长于所述第3绝缘板。3.根据权利要求1或2所述的半导体存储装置，其特征在于，还具备：第1接点，在所述第3方向上延伸，且连接于所述第1电极膜中的配置于所述第1方向上相邻的所述第2绝缘板之间的部分；以及第2接点，在所述第3方向上延伸，且连接于所述第2电极膜中的配置于所述第1方向上相邻的所述第3绝缘板之间的部分。4.根据权利要求1或2所述的半导体存储装置，其特征在于：还具备沿着所述第1方向及所述第2方向扩展的第3电极膜，所述第1电极膜配置于所述第3电极膜与所述第2电极膜之间，所述第3电极膜在所述两列间，被所述第2绝缘板、所述第3绝缘板、所述第1绝缘部件及所述第2绝缘部件分割为相互绝缘的两个部分。5.根据权利要求4所述的半导体存储装置，其特征在于：还具备第3接点，该第3接点在所述第3方向上延...

【专利技术属性】
技术研发人员：加藤竜也，村越笃，荒井史隆，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP