半导体器件及其制造方法技术

一种半导体器件包括非易失性存储器和逻辑电路。所述非易失性存储器包括堆叠结构，该堆叠结构包括自衬底顺序堆叠的第一绝缘层、浮置栅极、第二绝缘层、控制栅极和第三绝缘层；擦除栅极线；以及字线。所述逻辑电路包括场效应晶体管，该场效应晶体管包括栅电极。所述字线包括突起，并且所述突起自所述衬底的高度高于所述擦除栅极线自所述衬底的高度。所述字线和所述栅电极由多晶硅形成。本发明专利技术还提供了半导体器件的制造方法。

Semiconductor devices and their manufacturing methods

A semiconductor device consists of nonvolatile memory and logic circuits. The non-volatile memory includes a stacking structure, which comprises a first insulating layer, a floating gate, a second insulating layer, a control grid and a third insulating layer from the substrate stacked, a grid gate erased, and a word line. The logic circuit includes a field effect transistor, which includes a gate electrode. The word line includes a protuberance, and the height of the projection from the substrate is higher than the height of the erased grid line from the substrate. The word line and the gate electrode are formed by polysilicon. The invention also provides a manufacturing method for a semiconductor device.

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体集成电路，更具体地，涉及包括非易失性存储单元的半导体器件和其制造工艺。
技术介绍
随着半导体工艺引入具有更高性能和更大功能的新一代集成电路(IC)，成本降低的压力变得更强。尤其，已要求减少光刻工艺的数量。
技术实现思路
根据本专利技术的一方面，一种制造半导体器件的方法包括：在衬底上方形成非易失性存储器的第一堆叠结构和第二堆叠结构；在所述第一堆叠结构和所述第二堆叠结构上方形成导电材料层；在所述导电材料层上方形成平坦化层；在所述平坦化层上方形成掩模图案；通过使用所述掩模图案作为蚀刻掩模图案化所述平坦化层；以及图案化所述导电材料层，从而形成介于所述第一堆叠结构和所述第二堆叠结构之间的擦除栅极线并且形成第一字线和第二字线，使得顺序布置所述第一字线、所述第一堆叠结构、所述擦除栅极线、所述第二堆叠结构和所述第二字线。根据本专利技术的另一方面，提供了一种制造半导体器件的方法，其中，述半导体器件包括非易失性存储区和逻辑电路区，所述方法包括：在衬底的所述非易失性存储区上方形成非易失性存储器的第一堆叠结构和第二堆叠结构；在所述第一堆叠结构和所述第二堆叠结构上方以及本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：在衬底上方形成非易失性存储器的第一堆叠结构和第二堆叠结构；在所述第一堆叠结构和所述第二堆叠结构上方形成导电材料层；在所述导电材料层上方形成平坦化层；在所述平坦化层上方形成掩模图案；通过使用所述掩模图案作为蚀刻掩模图案化所述平坦化层；以及图案化所述导电材料层，从而形成介于所述第一堆叠结构和所述第二堆叠结构之间的擦除栅极线并且形成第一字线和第二字线，使得顺序布置所述第一字线、所述第一堆叠结构、所述擦除栅极线、所述第二堆叠结构和所述第二字线。

【技术特征摘要】
2016.07.13 US 15/209,3701.一种制造半导体器件的方法，包括：在衬底上方形成非易失性存储器的第一堆叠结构和第二堆叠结构；在所述第一堆叠结构和所述第二堆叠结构上方形成导电材料层；在所述导电材料层上方形成平坦化层；在所述平坦化层上方形成掩模图案；通过使用所述掩模图案作为蚀刻掩模图案化所述平坦化层；以及图案化所述导电材料层，从而形成介于所述第一堆叠结构和所述第二堆叠结构之间的擦除栅极线并且形成第一字线和第二字线，使得顺序布置所述第一字线、所述第一堆叠结构、所述擦除栅极线、所述第二堆叠结构和所述第二字线。2.根据权利要求1所述的制造半导体器件的方法，其中，自上而下观看时，形成的所述掩模图案没有与所述第一堆叠结构和所述第二堆叠结构重合。3.根据权利要求2所述的制造半导体器件的方法，其中，所述第一堆叠结构和所述第二堆叠结构以及所述掩模图案在第一方向上延伸并且被布置为互相平行。4.根据权利要求1所述的制造半导体器件的方法，其中，所述掩模图案包括第一掩模图案和第二掩模图案，以及在将形成所述第一字线的区域之上形成所述第一掩模图案，以及在将形成所述第二字线的区域之上形成所述第二掩模图案。5.根据权利要求4所述的制造半导体器件的方法，其中，没有掩模图案形成在所述第一堆叠结构和所述第二堆叠结构之间的区域之上，其中，所述擦除栅极线将形成在所述区域之上。6.根据权利要求1所述的制造半导体器件的方法，其中，所述第一字线和所述第二字线中的至少一条包括突起，以及所述突起自所述衬底的高度高于所述擦除栅极线自所述衬底的高度。7.根据权利要求1所述的制造半导体器件的方法，其中，所述第一堆叠...

【专利技术属性】
技术研发人员：曹淳凯，施宏霖，刘珀玮，杨舜升，黄文铎，才永轩，杨世匡，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71