增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构技术

本发明专利技术提供了增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构。利用本发明专利技术提供的增加浮栅型闪存侧墙宽度的方法，在外围电路区域的第二栅极结构的侧壁形成包括依次叠加的ONO侧墙、第三氧化层和加宽氮化层的加宽侧墙，由于加宽侧墙较ONO侧墙宽度增加，使得随后在外围电路区域进行源漏注入的离子注入区域和第二栅极结构的距离增加，可以降低高压晶体管的漏电流，并且，可以使在第二栅极结构周围基底中形成的漏极延伸区域(LDD区域)的面积增加，从而可以提高高压晶体管的击穿电压。本发明专利技术提供的浮栅型闪存结构，其设置于外围电路区域的第二栅极结构具有包括ONO侧墙、第三氧化层和加宽氮化层的加宽侧墙。

Method for increasing width of floating gate side wall and floating gate type flash memory structure

The invention provides a method for increasing the width of the floating grid type flash sidewall and the floating gate type flash memory structure. Using the method provided by the invention to increase the width of the floating gate flash side wall, the side wall of the second gate structure of the peripheral circuit area consists of the widening side wall of the ONO side wall, the third oxide layer and the widening nitriding layer, which is superimposed in turn, and the width of the widening side wall is higher than the ONO side wall, so that the source of the peripheral circuit area is subsequently carried out. The distance between the ion injection area and the second gate structure increases, and the leakage current of the high voltage transistor can be reduced, and the area of the drain extension region (LDD region) formed in the base of the second gate structure can be increased, thus the breakdown voltage of the high pressure crystal tube can be increased. The invention provides a floating gate type flash memory structure, which is set in the second gate structure of the peripheral circuit area, and has a widening side wall including the ONO side wall, the third oxide layer and the widening nitriding layer.

【技术实现步骤摘要】
增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构
本专利技术涉及半导体
，尤其涉及增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构。
技术介绍
存储器大致可以分为两大类：易失(volatile)存储器和非易失(non-volatile)存储器。易失存储器在系统关闭时立即失去存储在内的信息：它需要持续的电源供应以维持数据。大部分的随机存储器(RAM)都属于此类。非易失存储器在系统关闭或无电源供应时仍能保持数据信息，其中，浮栅型闪存就是一种非易失存储器。目前在制作浮栅型闪存时，除了在存储区域形成多个存储单元(cell)之外，通常还会存储区域周围设置外围电路(peripherycircuit)区域，外围电路区域主要用于形成高压晶体管与逻辑晶体管的逻辑电路，其中，高压晶体管与存储单元形成闪存结构，而逻辑电路用以引入不同的电压，控制所述浮栅型闪存进行数据写入、擦除和读取等操作。为了隔离浮栅型闪存的高压晶体管的源漏区和多晶硅栅极，以避免源漏区离子注入区域离栅极太近而引发短沟道效应，同时保护多晶硅栅极的侧壁，在多晶硅栅极的侧壁通常制作有ONO层(oxide-nitride-oxide，二氧化硅/氮化硅/二氧化硅)形成的侧墙(spacer)。在尽可能保持浮栅型闪存器件性能的前提下，加宽侧墙的宽度可以增加高压晶体管的击穿电压，从而提高浮栅型闪存的性能。目前，通常通过增加ONO层的氮化硅或者最外层的二氧化硅的厚度以增加ONO侧墙的宽度，但是，受多晶硅栅之间最小间距设计规则(designrule)的限制，这种方法使得存储单元间的间距减小，并且容易造成ONO侧墙刻蚀后仍然互连的形貌，阻挡后续在外围电路区域进行的源漏注入。
技术实现思路
本专利技术的目的之一是提供一种增加浮栅型闪存侧墙宽度的方法，通过优化工艺，改进侧墙的组成，实现侧墙宽度的增加，以提高高压MOS管的击穿电压。本专利技术的另一目的是提供一种利用上述增加浮栅型闪存侧墙宽度的方法制作的浮栅型闪存结构。为实现上述目的，本专利技术提供了一种增加浮栅型闪存侧墙宽度的方法，包括如下步骤：提供一基底，所述基底包括存储单元区域和外围电路区域，所述存储单元区域形成有第一栅极结构，所述外围电路区域形成有第二栅极结构；形成ONO侧墙，所述ONO侧墙覆盖所述第一栅极结构的侧壁以及所述第二栅极结构的侧壁，所述ONO侧墙包括依次形成的第一氧化层、氮化层以及第二氧化层；在所述存储单元区域进行存储单元的源漏注入过程；去除形成于所述第一栅极结构侧壁的ONO侧墙的第二氧化层；在所述存储单元区域和所述外围电路区域依次形成第三氧化层和加宽氮化层，所述第三氧化层覆盖所述存储单元区域和所述外围电路区域，所述加宽氮化层覆盖所述第三氧化层；以及去除位于所述第一栅极结构的侧壁以外和所述第二栅极结构的侧壁以外的所述加宽氮化层，形成覆盖所述第二栅极结构的侧壁的加宽侧墙。可选的，去除形成于所述第一栅极结构侧壁的ONO侧墙的第二氧化层的步骤中，采用干法刻蚀工艺，其中，所述第二氧化层和所述氮化层的刻蚀选择比大于10。可选的，去除位于所述第一栅极结构和所述第二栅极结构的侧壁以外的所述加宽氮化层步骤中，采用干法刻蚀工艺，其中，所述加宽氮化层和所述第三氧化层的刻蚀选择比大于30。可选的，上述增加浮栅型闪存侧墙宽度的方法还包括如下步骤：在所述第二栅极结构的侧壁形成加宽侧墙之后，在所述外围电路区域进行高压晶体管的源漏注入过程；以及去除所述存储单元区域和所述外围电路区域剩余的所述加宽氮化层。可选的，在去除所述存储单元区域和所述外围电路区域剩余的所述加宽氮化层步骤中，采用湿法刻蚀工艺，所述湿法刻蚀工艺采用的刻蚀液为磷酸溶液。可选的，所述第三氧化层为二氧化硅，所述加宽氮化层为氮化硅。可选的，所述第三氧化层的厚度为所述加宽氮化层的厚度为可选的，在形成所述ONO侧墙之前，在所述外围电路区域进行漏极轻掺杂过程。另外，本专利技术还提供了一种浮栅型闪存结构，包括一基底，所述基底包括存储单元区域和外围电路区域，所述存储单元区域用于形成存储单元，所述外围电路区域用于形成控制所述存储单元的高压晶体管，所述外围电路区域形成有第二栅极结构，其特征在于，在所述第二栅极结构的侧壁形成有加宽侧墙，所述加宽侧墙包括在第二栅极结构的侧壁表面依次叠加的ONO侧墙、第三氧化层和加宽氮化层。可选的，上述ONO侧墙包括在所述第二栅极结构的侧壁表面依次叠加的第一氧化层、氮化层以及第二氧化层，所述存储区域设置有第一栅极结构，在所述第一栅极结构的侧壁设置有包括第一氧化层、氮化层、第三氧化层以及加宽氮化层的侧墙。利用本专利技术提供的增加浮栅型闪存侧墙宽度的方法，不增加ONO侧墙中每一层的厚度，而是在第二栅极结构的侧壁形成包括依次叠加的ONO侧墙、第三氧化层和加宽氮化层的加宽侧墙，随后在外围电路区域进行源漏注入，由于加宽侧墙较ONO侧墙宽度增加，使得源漏区的离子注入区域和第二栅极结构的距离增加，可以降低高压晶体管的漏电流，并且，在第二栅极结构周围基底中形成的漏极延伸区域(LDD区域)的耐压性能提高，从而可以提高高压晶体管的击穿电压。本专利技术提供的浮栅型闪存结构，其设置于外围电路区域的第二栅极结构具有包括ONO侧墙、第三氧化层和氮化层的加宽侧墙，可以提高高压晶体管的击穿电压，有利于提高浮栅型闪存的性能。附图说明图1是本专利技术实施例增加浮栅型闪存侧墙宽度的方法的流程示意图。图2a至图2h是本专利技术实施例增加浮栅型闪存侧墙宽度的方法各步骤的剖面示意图。附图标记说明：100-基底；110-第一栅极结构；120-第二栅极结构；130-ONO介质层；131-第一氧化层；132-氮化层；133-第二氧化层；140-第三氧化层；150-加宽氮化层；10-ONO侧墙；20-加宽侧墙。具体实施方式以下结合附图和具体实施例对本专利技术的增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存作进一步详细说明。根据下面的说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本专利技术实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。图1是本专利技术实施例增加浮栅型闪存侧墙宽度的方法的流程示意图。包括以下步骤：S1：提供一基底，所述基底包括存储单元区域和外围电路区域，在所述存储单元区域形成有第一栅极结构，在所述外围电路区域形成有第二栅极结构；S2：形成ONO侧墙，所述ONO侧墙覆盖所述第一栅极结构的侧壁以及所述第二栅极结构的侧壁，所述ONO侧墙包括依次形成的第一氧化层、氮化层以及第二氧化层；S3：在所述存储单元区域进行存储单元的源漏注入过程；S4：去除形成于所述第一栅本文档来自技高网...

【技术保护点】
一种增加浮栅型闪存侧墙宽度的方法，其特征在于，包括：提供一基底，所述基底包括存储单元区域和外围电路区域，所述存储单元区域形成有第一栅极结构，所述外围电路区域形成有第二栅极结构；形成ONO侧墙，所述ONO侧墙覆盖所述第一栅极结构的侧壁以及所述第二栅极结构的侧壁，所述ONO侧墙包括依次形成的第一氧化层、氮化层以及第二氧化层；在所述存储单元区域进行存储单元的源漏注入过程；去除形成于所述第一栅极结构的侧壁的ONO侧墙的第二氧化层；在所述存储单元区域和所述外围电路区域依次形成第三氧化层和加宽氮化层，所述第三氧化层覆盖所述存储单元区域和所述外围电路区域，所述加宽氮化层覆盖所述第三氧化层；以及去除位于所述第一栅极结构的侧壁以外和所述第二栅极结构的侧壁以外的所述加宽氮化层，形成覆盖所述第二栅极结构的侧壁的加宽侧墙。

【技术特征摘要】
1.一种增加浮栅型闪存侧墙宽度的方法，其特征在于，包括：提供一基底，所述基底包括存储单元区域和外围电路区域，所述存储单元区域形成有第一栅极结构，所述外围电路区域形成有第二栅极结构；形成ONO侧墙，所述ONO侧墙覆盖所述第一栅极结构的侧壁以及所述第二栅极结构的侧壁，所述ONO侧墙包括依次形成的第一氧化层、氮化层以及第二氧化层；在所述存储单元区域进行存储单元的源漏注入过程；去除形成于所述第一栅极结构的侧壁的ONO侧墙的第二氧化层；在所述存储单元区域和所述外围电路区域依次形成第三氧化层和加宽氮化层，所述第三氧化层覆盖所述存储单元区域和所述外围电路区域，所述加宽氮化层覆盖所述第三氧化层；以及去除位于所述第一栅极结构的侧壁以外和所述第二栅极结构的侧壁以外的所述加宽氮化层，形成覆盖所述第二栅极结构的侧壁的加宽侧墙。2.如权利要求1所述的增加浮栅型闪存侧墙宽度的方法，其特征在于，去除形成于所述第一栅极结构侧壁的ONO侧墙的第二氧化层的步骤中，采用干法刻蚀工艺，其中，所述第二氧化层和所述氮化层的刻蚀选择比大于10。3.如权利要求1所述的增加浮栅型闪存侧墙宽度的方法，其特征在于，去除位于所述第一栅极结构和所述第二栅极结构的侧壁以外的所述加宽氮化层步骤中，采用干法刻蚀工艺，其中，所述加宽氮化层和所述第三氧化层的刻蚀选择比大于30。4.如权利要求1所述的增加浮栅型闪存侧墙宽度的方法，其特征在于，还包括：在所述第二栅极结构的侧壁形成加宽侧墙之后，在所述外...

【专利技术属性】
技术研发人员：罗清威，李赟，周俊，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42