形成三维存储器的方法以及三维存储器技术

本发明专利技术涉及一种形成三维存储器的方法以及三维存储器，该存储器包括：衬底；位于所述衬底上的堆叠的第一堆栈和第二堆栈，所述第一堆栈和第二堆栈分别包括间隔的栅极层；位于所述第一堆栈中的第一沟道孔；位于所述第一沟道孔中的第一沟道层；位于所述第二堆栈的第二沟道孔，所述第二沟道孔与所述第一沟道孔对准；位于所述第二沟道孔中的第二沟道层；位于所述第一堆栈和所述第二堆栈间的虚拟栅极层；以及位于所述第一沟道层和所述第二沟道层间的导电部，所述导电部连接所述第一沟道层和所述第二沟道层，且所述导电部与所述虚拟栅极层在平行于所述衬底的方向上相互间隔并电隔离。

【技术实现步骤摘要】
形成三维存储器的方法以及三维存储器
本专利技术主要涉及半导体制造方法，尤其涉及形成三维存储器的方法以及三维存储器。
技术介绍
为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。在例如3DNAND闪存的三维存储器件中，存储阵列可包括具有沟道结构的核心(core)区。沟道结构形成于垂直贯穿三维存储器件的堆叠层(stack)的沟道孔中。通常通过单次刻蚀来形成堆叠层的沟道孔。但是为了提高存储密度和容量，三维存储器的层数(tier)继续增大，例如从64层增长到96层、128层或更多层。在这种趋势下，单次刻蚀的方法在处理成本上越来越高，在处理能力上越来越没有效率。一些改进的方法尝试将堆叠层分为多个相互堆叠的堆栈(deck)。在形成一个堆栈后，先刻蚀沟道孔和形成沟道结构，然后继续堆叠堆栈。堆栈之间通过位于二者之间共用的导电部连接。导电部的材料通常为多晶硅。当导电部的位置或者形态不佳时，容易导致多晶硅反型(inversion)失败，从而造成多晶硅电阻过高、电子迁移率过低。这导致沟道电流降低，从而严重影响三维存储器的编程/写入性能。
技术实现思路
本专利技术提供一种形成三维存储器的沟道结构的方法以及三维存储器，可以提高堆栈之间的共用导电部的导电能力。本专利技术的一个方面提出一种三维存储器，包括：衬底；位于所述衬底上的堆叠的第一堆栈和第二堆栈，所述第一堆栈和第二堆栈分别包括间隔的栅极层；位于所述第一堆栈中的第一沟道孔；位于所述第一沟道孔中的第一沟道层；位于所述第二堆栈的第二沟道孔，所述第二沟道孔与所述第一沟道孔对准；位于所述第二沟道孔中的第二沟道层；位于所述第一堆栈和所述第二堆栈间的虚拟栅极层；以及位于所述第一沟道层和所述第二沟道层间的导电部，所述导电部连接所述第一沟道层和所述第二沟道层，且所述导电部与所述虚拟栅极层在平行于所述衬底的方向上相互间隔并电隔离。在本专利技术的一实施例中，三维存储器件还包括位于所述虚拟栅极层与所述导电部的至少一部分间的绝缘层。在本专利技术的一实施例中，三维存储器件还包括位于所述第一堆栈和第二堆栈间的堆栈中间层，所述虚拟栅极层位于所述堆栈中间层上，其中所述导电部位于所述堆栈中间层和所述虚拟栅极层中。在本专利技术的一实施例中，所述虚拟栅极层连接到用于接收偏置电压的电压偏置线，所述栅极层连接到用于接收栅极电压的互连线。在本专利技术的一实施例中，所述导电部的材料为多晶硅。在本专利技术的一实施例中，所述导电部位于所述第一沟道层之上，并沿所述第一沟道孔的径向向外的方向突出于所述第一沟道层。在本专利技术的一实施例中，所述三维存储器为电荷俘获型存储器或浮栅型存储器。本专利技术还提出一种形成三维存储器的方法，包括以下步骤：提供半导体结构，所述半导体结构具有衬底、位于所述衬底上的堆叠的第一堆栈和堆栈中间层、以及穿过所述第一堆栈和堆栈中间层的第一垂直结构，所述第一垂直结构包括第一沟道层以及位于所述第一沟道层之上的导电部，所述第一沟道层和所述导电部相互电连接，所述导电部的顶部高于所述堆栈中间层；在所述堆栈中间层上形成虚拟栅极层，所述导电部与所述虚拟栅极层在平行于所述衬底的方向上相互间隔并电隔离；形成覆盖所述虚拟栅极层和导电部的第二堆栈；以及形成穿过所述第二堆栈的第二垂直结构，所述第二垂直结构包括与所述导电部电连接的第二沟道层。在本专利技术的一实施例中，形成所述半导体结构的方法包括：在所述衬底上形成第一堆栈；在所述第一堆栈上形成所述堆栈中间层；形成穿过所述堆栈中间层和所述第一堆栈的第一沟道孔；在所述第一沟道孔内形成第一沟道层；在所述第一沟道孔内形成导电部，所述第一沟道层位于所述导电部的外围或者所述导电部沿所述第一沟道孔的径向向外的方向突出于所述第一沟道层；至少去除部分所述堆栈中间层的表层，以形成顶部低于所述导电部的堆栈中间层。在本专利技术的一实施例中，上述的方法还包括形成位于所述虚拟栅极层与所述导电部的顶部间的绝缘层。在本专利技术的一实施例中，形成所述虚拟栅极层和所述绝缘层的方法包括：形成覆盖所述导电部的顶面和侧面的绝缘层；形成覆盖所述堆栈中间层和所述绝缘层的虚拟栅极层；进行平坦化以露出所述导电部的顶面。在本专利技术的一实施例中，所述导电部的材料为多晶硅。在本专利技术的一实施例中，形成突出于所述第一沟道层的所述导电部的步骤包括：在所述第一沟道孔顶部形成凹槽；去除所述凹槽周围的第一沟道层以沿着所述第一沟道孔的径向向外扩展所述凹槽；在所述凹槽中形成所述导电部。在本专利技术的一实施例中，所述第一堆栈、第二堆栈均为栅极堆栈，包括多个间隔设置的栅极层，所述虚拟栅极层与所述栅极层的材质相同。在本专利技术的一实施例中，所述第一堆栈、第二堆栈均为伪栅堆栈，包括多个间隔设置的伪栅极层，所述虚拟栅极层与所述伪栅极层的材质相同；所述形成方法还包括：去除所述伪栅极层；在所述伪栅极层所在位置形成栅极层。在本专利技术的一实施例中，在所述第一沟道孔中填充第一沟道层之前还包括在所述第一沟道孔中依次填充阻挡层、电荷捕获层和隧穿层。在本专利技术的一实施例中，在所述第一沟道孔中形成第一沟道层之前还包括在：刻蚀通过所述第一沟道孔暴露出的所述多个栅极层，以在所述栅极层邻近所述第一沟道孔的端部形成横向沟槽；以及在所述横向沟槽中形成浮栅。在本专利技术的三维存储器及其形成方法中，在堆栈中间层内设置了虚拟栅极层，其可以如栅极层那样被施加电压，从而形成电场。位于虚拟栅极层中的导电部在此电场的作用下，更容易被反型，从而电子迁移率更高。因此本专利技术可以提高三维存储器的编程和擦写性能。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1是一种三维存储器中容易引起反型失败的堆栈间导电部的示意图。图2是根据本专利技术一实施例的三维存储器件的剖面示意图。图3是本专利技术一实施例的形成三维存储器的方法流程图。图4A-4E是本专利技术一实施例的形成三维存储器的示例性过程中的剖面示意图。图5是本专利技术一实施例的形成三维存储器的初始半导体结构的方法流程图。图6A-6D是本专利技术一实施例的形成三维存储器的初始半导体结构的示例性过程中的剖面示意图。图7A-7G是本专利技术一实施例的形成展宽的导电部的示例性过程中的剖面示意图。图8A-8C是本专利技术一实施例的形成另一材料层和绝缘层的示例性过程中的剖面示意图。具体实施方式为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“本文档来自技高网...

【技术保护点】
1.一种三维存储器，包括：衬底；位于所述衬底上的堆叠的第一堆栈和第二堆栈，所述第一堆栈和第二堆栈分别包括间隔的栅极层；位于所述第一堆栈中的第一沟道孔；位于所述第一沟道孔中的第一沟道层；位于所述第二堆栈的第二沟道孔，所述第二沟道孔与所述第一沟道孔对准；位于所述第二沟道孔中的第二沟道层；位于所述第一堆栈和所述第二堆栈间的虚拟栅极层；以及位于所述第一沟道层和所述第二沟道层间的导电部，所述导电部连接所述第一沟道层和所述第二沟道层，且所述导电部与所述虚拟栅极层在平行于所述衬底的方向上相互间隔并电隔离。

【技术特征摘要】
1.一种三维存储器，包括：衬底；位于所述衬底上的堆叠的第一堆栈和第二堆栈，所述第一堆栈和第二堆栈分别包括间隔的栅极层；位于所述第一堆栈中的第一沟道孔；位于所述第一沟道孔中的第一沟道层；位于所述第二堆栈的第二沟道孔，所述第二沟道孔与所述第一沟道孔对准；位于所述第二沟道孔中的第二沟道层；位于所述第一堆栈和所述第二堆栈间的虚拟栅极层；以及位于所述第一沟道层和所述第二沟道层间的导电部，所述导电部连接所述第一沟道层和所述第二沟道层，且所述导电部与所述虚拟栅极层在平行于所述衬底的方向上相互间隔并电隔离。2.如权利要求1所述的三维存储器件，其特征在于，还包括位于所述虚拟栅极层与所述导电部的至少一部分间的绝缘层。3.如权利要求1所述的三维存储器件，其特征在于，还包括位于所述第一堆栈和第二堆栈间的堆栈中间层，所述虚拟栅极层位于所述堆栈中间层上，其中所述导电部位于所述堆栈中间层和所述虚拟栅极层中。4.如权利要求1所述的三维存储器件，其特征在于，所述虚拟栅极层连接到用于接收偏置电压的电压偏置线，所述栅极层连接到用于接收栅极电压的互连线。5.如权利要求1所述的三维存储器件，其特征在于，所述导电部的材料为多晶硅。6.如权利要求1所述的三维存储器件，其特征在于，所述导电部位于所述第一沟道层之上，并沿所述第一沟道孔的径向向外的方向突出于所述第一沟道层。7.如权利要求1所述的三维存储器件，其特征在于，所述三维存储器为电荷俘获型存储器或浮栅型存储器。8.一种形成三维存储器的方法，包括以下步骤：提供半导体结构，所述半导体结构具有衬底、位于所述衬底上的堆叠的第一堆栈和堆栈中间层、以及穿过所述第一堆栈和堆栈中间层的第一垂直结构，所述第一垂直结构包括第一沟道层以及位于所述第一沟道层之上的导电部，所述第一沟道层和所述导电部相互电连接，所述导电部的顶部高于所述堆栈中间层；在所述堆栈中间层上形成虚拟栅极层，所述导电部与所述虚拟栅极层在平行于所述衬底的方向上相互间隔并电隔离；形成覆盖所述虚拟栅极层和导电部的第二堆栈；形成穿过所述第二堆栈的第二垂直结构，所述第二垂直结构包括与所述导电部电连...

【专利技术属性】
技术研发人员：肖莉红，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42