一种减少设计面积的动态随机存储器单元及其制造方法技术

本发明专利技术提供了一种减少设计面积的动态随机存储器单元及其制造方法，应用于半导体存储装置制造领域，其中，每一所述动态随机存储器单元包括一晶体管、一电容器，所述晶体管的栅电极于字线电压的控制下导通位线与所述电容器之间的传送通道；每一对所述动态随机存储器单元通过以下步骤制备：于一半导体基板上形成水平方向扩张的面板；于所述面板两侧形成一所述晶体管的栅电极；于所述面板上方一预定位置形成与所述位线产生电连接的位线连接口；于所述栅电极的一侧形成所述电容器，所述电容器与所述传送通道产生电连接；有益效果：通过共用面板和位线连接口的方式减小动态随机存储器单元的设计面积。 1

A dynamic random access memory unit with reduced design area and its manufacturing method

The present invention provides a dynamic random memory unit and a manufacturing method for reducing the design area. It is applied to the manufacturing field of a semiconductor storage device, in which each of the dynamic random memory units includes a transistor and a capacitor, the gate electrode of the transistor is guided by the line voltage under the control of the word line voltage. A transmission channel between capacitors; each pair of dynamic random memory units is prepared by the following steps: a panel that forms a horizontal direction on a half conductor substrate; a gate electrode of a transistor is formed on both sides of the panel; a preposition above the panel forms an electrical connection with the line. The capacitor is formed on one side of the gate electrode, the capacitor is connected with the transmission channel, and the beneficial effect is to reduce the design area of the dynamic random memory unit by sharing the panel and the bit line interface. One

【技术实现步骤摘要】
一种减少设计面积的动态随机存储器单元及其制造方法
本专利技术涉及半导体制造领域，尤其涉及一种减少设计面积的动态随机存储器单元及其制造方法。
技术介绍
一般来说，动态随机存储器是由复数个的动态随机存储器单元组成。此时，复数个的动态随机存储器单元各自由一个晶体管(CTR)与一个电容器组成。电容器可以存储电荷，晶体管(CTR)形成一个根据被附加在栅电极的电压而连接位线与电容器的传送通道(TCH)。同时，随着动态随机存储器的高集积化，关于减少设计面积的动态随机存储器单元(DRAMCell)的研究正在被进行。特别是在确保一定程度的单元晶体管传送通道长度的情况下，减少设计面积的技术正在积极地进行中。具有单元晶体管的垂直型填充物是这些减少单元晶体管设计面积的技术之一。拥有垂直型填充物的单元晶体管可以在有限的设计面积下，也能体现出所需长度的传送通道。但是，因为这种拥有垂直型填充物的单元晶体管中的每个动态随机存储器需要一个填充物，所以在减少动态随机存储器的设计面积时存在瓶颈。
技术实现思路
针对上述问题，本专利技术提供了一种减少设计面积的动态随机存储器单元的制造方法，应用于半导体存储装置制造领域，其中，每一所述动态随机存储器单元包括一晶体管、一电容器，所述晶体管的栅电极于字线电压的控制下导通位线与所述电容器之间的传送通道；每一对所述动态随机存储器单元通过以下步骤制备：步骤S1，于一半导体基板上形成水平方向扩张的面板；步骤S2，于所述面板两侧形成一所述晶体管的栅电极；步骤S3，于所述面板上方一预定位置形成与所述位线产生电连接的位线连接口；步骤S4，于所述栅电极的一侧形成所述电容器，所述电容器与所述传送通道产生电连接。其中，所述步骤S1中形成所述面板的方法包括以下步骤：步骤S11，于所述半导体基板表面依次淀积一第一氧化层和一第一绝缘层；步骤S12，于所述第一绝缘层表面淀积一第一掩膜层，图案化所述第一掩膜层，于一预定位置形成工艺窗口；步骤S13，通过所述第一掩膜层对所述第一绝缘层、所述第一氧化层和所述半导体基板进行刻蚀，停留于所述半导体基板中一预定深度，形成分离沟；步骤S14，去除所述第一掩膜层，于所述第一绝缘层表面形成一第二掩膜层，图案化所述第二掩膜层，于一预定位置形成工艺窗口；步骤S15，通过所述第二掩膜层对所述第一绝缘层、所述第一氧化层和所述半导体基板进行刻蚀，停留于所述半导体基板中一预定深度，形成所述面板；其中，所述步骤S2中形成栅电极的方法包括以下步骤：步骤S21，去除所述第二掩膜层，对所述半导体基板和所述面板表面进行离子注入，形成所述传送通道；步骤S22，于所述半导体基板和所述面板表面形成一第二氧化层和一第一传导层；步骤S23，对所述第一传导层进行刻蚀，形成所述栅电极；其中，形成所述位线连接口的方法包括以下步骤：步骤S31，于所述栅电极表面、所述第二氧化层表面形成一第三氧化层；步骤S32，平坦化所述第三氧化层，停留于所述第一绝缘层表面；步骤S33，去除所述第一绝缘层和所述第一氧化层，形成一凹槽结构；步骤S34，于所述凹槽结构侧壁上淀积一第四氧化层；步骤S35，于所述第四氧化层表面淀积一第二传导层；步骤S36，平坦化所述第二传导层，停留于所述第三氧化层表面，形成所述位线连接口；其中，所述步骤S4中形成电容器的方法包括以下步骤：步骤S41，于所述位线插头表面和所述第三氧化层表面形成一第二绝缘层、一第三掩膜层，图案化所述第三掩膜层，于一预定位置形成工艺窗口；步骤S42，通过所述第三掩膜层对所述第二绝缘层进行刻蚀，贯通所述第二绝缘层、所述第三氧化层和所述第二氧化层，停留至所述半导体基底表面；步骤S43，于所述半导体基底上方淀积一第二传导层；步骤S44，平坦化所述第二传导层，至露出所述第二绝缘层，形成电容器连接口；步骤S45，于所述电容器连接口上方形成所述电容器。其中，所述传送通道高于所述半导体基板。其中，所述栅电极至少一部分被硅化。其中，所述栅电极至少一部分由钨或钛组成。其中，所述传送通道包括垂直方向的成分和水平方向的成分。一种减少设计面积的动态随机存储器单元，包括：一硅基底，所述硅基底上形成有一面板；一分离沟，设置于所述硅基底内部；一位线连接口，设置于所述面板上方，与一位线相连接；传送通道，覆盖于所述硅基底表面和所述面板两侧；栅电极，设置于所述硅基底与所述面板夹角处的所述传送通道上；电容器，设置于所述硅基底上方，通过电容器连接口与所述传送通道相连。有益效果：本专利技术可以有效减少动态随机存储器单元的设计面积。附图说明图1本专利技术实施例的结构示意图；图2为图1A-A’的截面图；图3本专利技术动态随机存储器单元的等价电路图；图4本专利技术流程图；图5a～5i本专利技术各步骤中的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。在一个较佳的实施例中，如图4所示，提出了一种减少设计面积的动态随机存储器单元的制造方法，应用于半导体存储装置制造领域，其中，每一所述动态随机存储器单元包括一晶体管(CTR)、一电容器(STG)，所述晶体管的栅电极(EGT)于字线(WL)电压的控制下导通位线(BL)与所述电容器之间的传送通道(TCH)；每一对所述动态随机存储器单元通过以下步骤制备：步骤S1，于一半导体基板上形成水平方向扩张的面板150；步骤S2，于所述面板150两侧形成一所述晶体管的栅电极240；步骤S3，于所述面板150上方一预定位置形成与所述位线产生电连接的位线连接口；步骤S4，于所述栅电极的一侧形成所述电容器430，所述电容器430与所述传送通道230产生电连接。上述技术方案可以有效减少动态随机存储器单元的设计面积。在一个较佳的实施例中，如图1和图2所示，一对动态随机存储器单元(MCD<1>,MCD<2>)以面板150成中心对称。上述技术方案中，面板150相对于半导体基板的水平面具有一定的高度，并向着水平的第一方向扩张，即图1中的左右方向。同时，在面板150的两面形成字线(WL<1>)和字线(WL<2>)。在一个较佳的实施例中，位线(BL)向着水平的第二方向延伸，即图1中的上下方向。位线的附面层控制(BLC)位于面板150和位线的交叉点。上述技术方案中，动态随机存储器单元中晶体管的一个结合点通过附面层控制的设立形成位线连接口350(BFLG)，与位线产生电接触；另一个结合点通过电容器附面层控制的设立形成电容器连接口420，与电容器430产生电连接。结合图1、图2和图3，动态随机存储器单元各自包括一个晶体管和一个电容器。晶体管的结合点通过同一个位线连接口与位线相连接，晶体管的另一个结合点与电容器的一端相连接，电容器的另一端会施加电容电压。上述技术方案中，晶体管字线本文档来自技高网...

【技术保护点】
1.一种减少设计面积的动态随机存储器单元的制造方法，应用于半导体存储装置制造

【技术特征摘要】
1.一种减少设计面积的动态随机存储器单元的制造方法，应用于半导体存储装置制造领域，其特征在于，每一所述动态随机存储器单元包括一晶体管、一电容器，所述晶体管的栅电极于字线电压的控制下导通位线与所述电容器之间的传送通道；每一对所述动态随机存储器单元通过以下步骤制备：步骤S1，于一半导体基板上形成水平方向扩张的面板；步骤S2，于所述面板两侧形成一所述晶体管的栅电极；步骤S3，于所述面板上方一预定位置形成与所述位线产生电连接的位线连接口；步骤S4，于所述栅电极的一侧形成所述电容器，所述电容器与所述传送通道产生电连接。2.根据权利要求1所述的方法，其特征在于，所述步骤S1中形成所述面板的方法包括以下步骤：步骤S11，于所述半导体基板表面依次淀积一第一氧化层和一第一绝缘层；步骤S12，于所述第一绝缘层表面淀积一第一掩膜层，图案化所述第一掩膜层，于一预定位置形成工艺窗口；步骤S13，通过所述第一掩膜层对所述第一绝缘层、所述第一氧化层和所述半导体基板进行刻蚀，停留于所述半导体基板中一预定深度，形成分离沟；步骤S14，去除所述第一掩膜层，于所述第一绝缘层表面形成一第二掩膜层，图案化所述第二掩膜层，于一预定位置形成工艺窗口；步骤S15，通过所述第二掩膜层对所述第一绝缘层、所述第一氧化层和所述半导体基板进行刻蚀，停留于所述半导体基板中一预定深度，形成所述面板。3.根据权利要求2所述的方法，其特征在于，所述步骤S2中形成栅电极的方法包括以下步骤：步骤S21，去除所述第二掩膜层，对所述半导体基板和所述面板表面进行离子注入，形成所述传送通道；步骤S22，于所述半导体基板和所述面板表面形成一第二氧化层和一第一传导层；步骤S23，对所述第一传导层进行刻蚀，形成所述栅电极。4.根据权利要求3所述的方法，其特征在于，形成所述位线连接口的方法包括以下步骤：步骤S...

【专利技术属性】
技术研发人员：金鎭湖，康太京，
申请(专利权)人：东芯半导体有限公司，
类型：发明
国别省市：上海,31