晶体管结构、存储单元及存储器阵列制造技术

本实用新型专利技术提供一种晶体管结构，包括设于半导体衬底上的复数个栅极导电层；形成于栅极导电层侧壁及上表面的隔离结构；设置在半导体衬底上、且形成于相邻隔离结构之间的栓导电层，隔离结构隔离栓导电层的第一侧面，栓导电层在半导体衬底上形成隔离槽，隔离槽隔离栓导电层的第二侧面；形成于栓导电层第二侧面的牺牲层；形成于隔离槽内的栓导电隔离层，其中，牺牲层隔离栓导电隔离层和栓导电层；栓导电层的顶面高度小于厚度修正后隔离结构的顶面高度，且小于厚度修正后栓导电隔离层的顶面高度，以形成凹穴；填充形成于凹穴中的金属垫层。通过本实用新型专利技术解决了因多晶硅中存在缝隙，导致金属垫层不均匀，使金属间层电阻值偏高，影响导电性能的问题。 1

【技术实现步骤摘要】
晶体管结构、存储单元及存储器阵列
本技术属于半导体器件制作领域，特别是涉及一种晶体管结构、存储单元及存储器阵列。
技术介绍
动态随机存储器(DynamicRandomAccessMemory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每一个存储单元主要由一个晶体管、及由晶体管操控的电容器所构成，其中，晶体管通过栓导电层与所述电容器形成导电通道，以控制所述电容器。众所周知，栓导电层的电传导能力是决定所述存储单元性能的关键参数，而金属垫层则是决定所述栓导电层电传导能力的关键；而现有的栓导电层在制备过程中，其介电层材料一般采用多晶硅材料，并通过对所述多晶硅进行刻蚀，形成凹穴，以便形成后续的金属垫层；但由于结构上多晶硅生成时有过多缝隙，导致之后形成的氮化硅的侧壁不平整，进而导致后续形成的金属垫层不均匀，并最终导致金属垫层的电阻值偏高。鉴于此，有必要设计一种新的晶体管结构、存储单元、存储器阵列及其制备方法用以解决上述技术问题。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种晶体管结构、存储单元、存储器阵列及其制备方法，用于解决现有技术中因多晶硅中存在缝隙，导致后续形成的金属垫层不均匀，进而导致金属垫层电阻值偏高，影响导电性能的问题。为实现上述目的及其他相关目的，本技术提供一种晶体管结构的制备方法，所述制备方法包括：步骤1)设置复数个栅极导电层在半导体衬底上，并于所述栅极导电层的侧壁表面及上表面形成隔离结构，于相邻所述隔离结构之间更形成栓导电层，且相邻所述栅极导电层之间的所述栓导电层彼此相连在所述半导体衬底的浅沟槽隔离结构上，其中，所述栓导电层的厚度大于所述隔离结构的高度；步骤2)对所述栓导电层进行第一刻蚀，第一刻蚀后所述栓导电层的顶面高度小于等于所述隔离结构的顶面高度，所述隔离结构隔离所述栓导电层的第一侧面；步骤3)于所述隔离结构的外露侧壁表面和上表面形成栓导电定义层，并对在所述浅沟槽隔离结构上的所述栓导电层进行第二刻蚀，以形成隔离槽，其中，所述隔离槽隔离所述栓导电层的第二侧面；步骤4)于所述栓导电层的所述第二侧面形成一牺牲层；步骤5)于所述隔离槽内形成一栓导电隔离层，其中，所述牺牲层隔离所述栓导电隔离层和所述栓导电层，以使所述栓导电隔离层不直接接触所述栓导电层的所述第二侧面；步骤6)对步骤5)所述结构进行厚度修正，以暴露出所述栓导电层；步骤7)对所述栓导电层及所述牺牲层进行第三刻蚀，使得第三刻蚀后所述栓导电层的顶面高度小于厚度修正后所述隔离结构的顶面高度，并且小于厚度修正后所述栓导电隔离层的顶面高度，以形成凹穴；以及步骤8)于所述凹穴中填充金属垫层，以形成所述晶体管结构的源极漏极。优选地，步骤1)中的所述隔离结构包括依次形成第一保护层、隔离层、及第二保护层；在步骤2)后，第一刻蚀后所述栓导电层的顶面高度仍大于在所述栅极导电层上所述第一保护层的顶面高度；在步骤7)后，第三刻蚀后所述栓导电层的顶面高度仍大于所述栅极导电层的高度。优选地，步骤4)中所述牺牲层更形成于所述栓导电定义层的侧壁表面和上表面。优选地，当所述栓导电层的所述第二侧面相对于所述第一侧面较不平整而具有边缘缝隙，步骤4)中形成的所述牺牲层填充所述边缘缝隙中，以形成可牺牲突出结构；步骤7)中，同时去除所述突出结构。优选地，步骤4)中采用原子沉积工艺形成所述牺牲层；所述牺牲层的厚度介于4nm～6nm；所述牺牲层的材料包括氧化硅(SiO2)。优选地，形成所述牺牲层的反应气体包括SiH3N(C3H7)2、SiH[N(CH3)2]3、六氯乙硅烷(Si2Cl6)、SiH2(NHtBu)2或H2Si[N(C2H5)2]2与氮气(N2)及氧气(O2)的混合气体；其中，SiH3N(C3H7)2、SiH[N(CH3)2]3、Si2Cl6、SiH2(NHtBu)2或H2Si[N(C2H5)2]2的气体流量为0.2slm～1slm，所述氮气的气体流量为3slm～30slm，所述氧气的气体流量为3slm～10slm，形成所述牺牲层时，反应温度为20℃～80℃，反应压力为常压～1500mtorr，反应时间为3min～60min。优选地，步骤7)中采用干法刻蚀工艺刻蚀所述栓导电层及所述牺牲层；刻蚀时间为5sec～15sec；去除所述栓导电层的厚度介于10nm～40nm，所述反应气体包括溴化氢(HBr)及氯气(Cl2)的混合气体，所述溴化氢(HBr)及氯气(Cl2)混合气体的总气体流量为10sccm～50sccm；其中，所述溴化氢(HBr)的气体流量为5sccm～30sccm，所述氯气(Cl2)的气体流量为5sccm～30sccm。优选地，在步骤1)中形成的所述栓导电层的厚度介于120nm～170nm；步骤2)中去除所述栓导电层的厚度介于30nm～60nm。优选地，采用化学气相沉积工艺形成所述第一保护层、所述隔离层、所述第二保护层、所述栓导电层、所述栓导电定义层、及所述栓导电隔离层，采用溅射工艺形成所述金属垫层；其中，所述第一保护层、所述第二保护层、所述栓导电定义层、及所述栓导电隔离层的材料均包括氮化硅(SiN)；所述隔离层材料包括氧化硅(SiO2)；所述栓导电层的材料包括多晶硅；所述金属垫层的材料包括钨(W)或铝(Al)。优选地，所述制备方法还包括于步骤1)前，于所述半导体衬底中形成有源区的步骤，及于所述有源区中形成所述浅沟槽隔离结构及凹槽栅的步骤。优选地，所述浅沟槽隔离结构的形成方法包括：步骤11a)于所述有源区上表面形成一具有第一刻蚀窗口的第一刻蚀阻挡层，其中，所述第一刻蚀窗口的位置与所述浅沟槽隔离结构的位置纵向对应；步骤12a)通过所述第一刻蚀窗口对所述有源区进行刻蚀，以形成第一凹槽；以及步骤13a)于所述第一凹槽中形成填充层，以形成所述浅沟槽隔离结构；所述凹槽栅的形成方法包括：步骤11b)于所述有源区上表面形成一具有第二刻蚀窗口的第二刻蚀阻挡层，其中，所述第二刻蚀窗口的位置与所述凹槽栅的位置纵向对应；步骤12b)通过所述第二刻蚀窗口对所述有源区进行刻蚀，以形成第二凹槽；步骤13b)于所述第二凹槽的内壁表面形成一阻挡层；以及步骤14b)于所述第二凹槽内依次填充导电层及绝缘层。本技术还提供了一种晶体管结构，包括：复数个栅极导电层，设置在半导体衬底上；隔离结构，形成于所述栅极导电层的侧壁表面及上表面；栓导电层，设置在所述半导体衬底上，且形成于相邻所述隔离结构之间，所述隔离结构隔离所述栓导电层的第一侧面，所述栓导电层在所述半导体衬底的浅沟槽隔离结构上形成隔离槽，所述隔离槽隔离所述栓导电层的第二侧面；牺牲层，形成于所述栓导电层的所述第二侧面；栓导电隔离层，形成于所述隔离槽内，其中，所述牺牲层隔离所述栓导电隔离层和所述栓导电层，以使所述栓导电隔离层不直接接触所述栓导电层的所述第二侧面；其中，所述栓导电层的顶面高度小于厚度修正后所述隔离结构的顶面高度，并且小于厚度修正后所述栓导电隔离层的顶面高度，以形成凹穴；以及金属垫层，填充形成于所述凹穴中。优选地，所述隔离结构包括依次形成第一保护层、隔离层、及第二保护层，所述第一保护层及所述隔离层依次形成于所述栅极导电层侧壁表面及上表面；所述第二保护层，形成于所述隔离本文档来自技高网...

【技术保护点】
1.一种晶体管结构，其特征在于，包括：

【技术特征摘要】
1.一种晶体管结构，其特征在于，包括：复数个栅极导电层，设置在半导体衬底上；隔离结构，形成于所述栅极导电层的侧壁表面及上表面；栓导电层，设置在所述半导体衬底上，且形成于相邻所述隔离结构之间，所述隔离结构隔离所述栓导电层的第一侧面，所述栓导电层在所述半导体衬底的浅沟槽隔离结构上形成隔离槽，所述隔离槽隔离所述栓导电层的第二侧面；牺牲层，形成于所述栓导电层的所述第二侧面；栓导电隔离层，形成于所述隔离槽内，其中，所述牺牲层隔离所述栓导电隔离层和所述栓导电层，以使所述栓导电隔离层不直接接触所述栓导电层的所述第二侧面；其中，所述栓导电层的顶面高度小于厚度修正后所述隔离结构的顶面高度，并且小于厚度修正后所述栓导电隔离层的顶面高度，以形成凹穴；以及金属垫层，填充形成于所述凹穴中。2.根据权利要求1所述的晶体管结构，其特征在于，所述隔离结构包括依次形成第一保护层、隔离层、及第二保护层，所述第一保护层及所述隔离层依次形成于所述栅极导电层侧壁表面及上表面；所述第二保护层，形成于所述隔离层侧壁表面。3.根据权利要求1所述的晶体管...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：新型
国别省市：安徽,34