沟槽中包括多衬垫层的半导体装置制造方法及图纸

公开了一种半导体装置，所述半导体装置可以包括：半导体基底；沟槽隔离层，位于半导体基底上，并且被构造为限定有源区；多衬垫层，位于包括沟槽隔离层的沟槽的内侧壁上。多衬垫层可以包括位于沟槽的内侧壁上的第一衬垫层、位于第一衬垫层上的第二衬垫层以及位于第二衬垫层上的第三衬垫层。

【技术实现步骤摘要】
沟槽中包括多衬垫层的半导体装置本申请要求于2016年12月1日在韩国知识产权局提交的第10-2016-0162922号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
专利技术构思涉及一种半导体装置，并且/或者涉及一种沟槽中包括多衬垫层的半导体装置。
技术介绍
由于半导体装置的高密度集成，晶体管可能难以稳定地运转。包括在半导体装置中的晶体管可以包括由沟槽隔离层限定的有源区。当沟槽隔离层清晰地与有源区物理地或电气地分开时，晶体管可以稳定地运转。
技术实现思路
专利技术构思提供了一种半导体装置，所述半导体装置包括沟槽中的多衬垫层，其用于清晰地将有源区与沟槽隔离层物理地或电气地分开。根据一些示例实施例，提供了一种半导体装置，所述半导体装置包括：半导体基底；沟槽隔离层，位于半导体基底上并且被构造为限定有源区；多衬垫层，位于包括沟槽隔离层的沟槽的内侧壁上，其中，多衬垫层包括位于沟槽的内侧壁上的第一衬垫层、位于第一衬垫层上的第二衬垫层以及位于第二衬垫层上的第三衬垫层。根据一些示例实施例，提供了一种半导体装置，所述半导体装置包括：半导体基底，包括单元区和外围电路区；沟槽隔离层，位于包括单元区和外围电路区的半导体基底上，沟槽隔离层被构造为限定有源区；多衬垫层，在单元区和外围电路区中位于包括沟槽隔离层的沟槽的内侧壁上；单元晶体管，位于单元区中；外围电路晶体管，位于外围电路区中，其中，位于单元区和外围电路区中的至少任何一个中的多衬垫层包括位于沟槽的内侧壁上的第一衬垫层、位于第一衬垫层上的第二衬垫层以及位于第二衬垫层上的第三衬垫层。根据一些示例实施例，提供了一种半导体装置，所述半导体装置包括：半导体基底；沟槽隔离层，位于半导体基底上并被构造为限定有源区；多衬垫层，位于包括沟槽隔离层的沟槽的内侧壁上，其中，多衬垫层包括位于沟槽的内侧壁上的第一衬垫层以及位于第一衬垫层上的第二衬垫层。一些示例实施例涉及包括半导体基底、位于半导体基底中的沟槽以及位于沟槽的至少一个内侧壁上的多衬垫层的半导体装置，多衬垫层被构造成使通过其的电荷流最小化。附图说明从下面结合附图的详细描述中将更清楚地理解专利技术构思的实施例，在附图中：图1是根据专利技术构思的示例实施例的半导体装置的布局图；图2是沿图1中的线Y1-Y1'截取的半导体装置的剖视图；图3是沿图1中的线X1-X1'截取的半导体装置的剖视图；图4是根据专利技术构思的示例实施例的半导体装置的平面图；图5是分别沿图4中的线A-A'和线B-B'截取的根据专利技术构思的示例实施例的半导体装置的剖视图的组合；图6是分别沿图4中的线C-C'和线E-E'截取的根据专利技术构思的示例实施例的半导体装置的剖视图的组合；图7是沿图4中的线D-D'截取的根据专利技术构思的示例实施例的半导体装置的剖视图；图8是图7中的部分F的放大剖视图；图9至图13是沿图4中的线A-A'、线B-B'和线C-C'截取的根据专利技术构思的示例实施例的半导体装置的剖视图的组合，用于示出其制造方法；图14是包括根据专利技术构思的示例实施例的半导体装置的存储器系统的示例的框图；图15是包括根据专利技术构思的示例实施例的半导体装置的存储卡的示例的框图；图16是包括根据专利技术构思的示例实施例的半导体装置的信息处理系统的示例的框图。具体实施方式在下面的各种示例实施例的详细描述中描述了这些和其它特征及优点，或者这些和其它特征及优点通过下面的各种示例实施例的详细描述而明显。图1是根据专利技术构思的示例实施例的半导体装置10的布局图，图2是沿图1中的线Y1-Y1'截取的半导体装置10的剖视图，图3是沿图1中的线X1-X1'截取的半导体装置的剖视图。半导体装置10可以包括晶体管，例如金属氧化物半导体(MOS)晶体管。半导体装置10可以包括位于半导体基底12上的有源区AR、沟槽隔离层16和多衬垫层30。半导体基底12可以是包括硅(Si)和锗(Ge)中的至少一种的基底。例如，半导体基底12可以是Si基底。沟槽隔离层16可以是沟槽隔离区(TIR)。TIR可以是浅沟槽隔离(STI)区。有源区AR可以由半导体基底12上的沟槽隔离层16来限定。沟槽隔离层16可以包括掩埋在沟槽13内侧的绝缘层，沟槽13通过蚀刻半导体基底12来形成。沟槽隔离层16可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。根据示例实施例，沟槽隔离层16可以包括氧化硅。AR可以是半导体基底12的一部分。多衬垫层30可以布置在沟槽13的内侧壁上。多衬垫层30可以布置在沟槽13的侧壁和底部上。多衬垫层30可以包括位于沟槽13的内侧壁上的第一衬垫层24、位于第一衬垫层24上的第二衬垫层26以及位于第二衬垫层26上的第三衬垫层28。在示例实施例中，多衬垫层30可以包括位于沟槽13的内侧壁上的第一衬垫层24和位于第一衬垫层24上的第二衬垫层26。在图1至图3中，为了方便，示出了包括第一衬垫层24、第二衬垫层26和第三衬垫层28的多衬垫层30。第二衬垫层26的电荷捕获密度可以比第一衬垫层24的电荷捕获密度高，并且可以比第三衬垫层28的电荷捕获密度低。在示例实施例中，第二衬垫层26的电荷捕获密度可以比第一衬垫层24的电荷捕获密度高。第二衬垫层26可以是电荷捕获层，其中电荷(例如，电子)可以在半导体装置10的运行期间被捕获。根据示例实施例，第二衬垫层26的厚度可以小于第一衬垫层24和第三衬垫层28的厚度。根据示例实施例，第二衬垫层26的厚度可以小于第一衬垫层24的厚度，但是大于第三衬垫层28的厚度。根据示例实施例，第一衬垫层24可以包括氧化硅层(SixOy，其中x和y是正整数)，第二衬垫层26可以包括氮氧化硅层(SiOxNy，其中x和y是正整数)，第三衬垫层28可以包括氮化硅层(SixNy，其中x和y是正整数)。根据示例实施例，第一衬垫层24可以包括氧化硅层(SixOy，其中x和y是正整数)，第二衬垫层26可以包括氮氧化硅层(SiOxNy，其中x和y是正整数)。根据示例实施例，第一衬垫层24可以是通过热氧化法形成的氧化硅层，第二衬垫层26和第三衬垫层28可以分别是可以通过例如沉积法形成的氮氧化硅层(SiOxNy，其中x和y是正整数)和氮化硅层(SixNy，其中x和y是正整数)。沉积法可以是化学气相沉积(CVD)法、原子层沉积(ALD)法或其它方法。半导体装置10可以包括栅电极18，栅电极18在半导体基底12上在第一方向(Y方向)上与有源区AR交叉并且延伸到沟槽隔离层16。栅电极18可以包括掺杂半导体、导电金属氮化物(例如，氮化钛(TiN)、氮化钽(TaN)或氮化钨(WN))和金属(例如，钌(Ru)、铱(Ir)、钨(W)或钽(Ta))中的至少一种。栅电极18可以是栅极线GL。第一方向(Y方向)可以是与栅极线GL平行的方向。栅极绝缘层17可以在栅电极18的底侧表面上并且在半导体基底12上。栅极绝缘层17可以包括高k材料、氧化物、氮化物和氮氧化物中的至少一种。高k材料可以是具有比氮化物的介电常数大的介电常数的绝缘材料。例如，高k材料可以包括诸如氧化铪和氧化铝的多种介电金属氧化物中的至少一种。半导体装置10可以包括杂质区20，杂质区20在半导体基底12上在垂直于第一方向(Y方向)的第二方向(X方向)上被栅电极18彼此分开。第二方向(X方向)可本文档来自技高网...

【技术保护点】
一种半导体装置，所述半导体装置包括：半导体基底；沟槽隔离层，位于半导体基底上，并且被构造为限定有源区；多衬垫层，位于包括沟槽隔离层的沟槽的内侧壁上，其中，多衬垫层包括位于沟槽的内侧壁上的第一衬垫层、位于第一衬垫层上的第二衬垫层以及位于第二衬垫层上的第三衬垫层。

【技术特征摘要】
2016.12.01 KR 10-2016-01629221.一种半导体装置，所述半导体装置包括：半导体基底；沟槽隔离层，位于半导体基底上，并且被构造为限定有源区；多衬垫层，位于包括沟槽隔离层的沟槽的内侧壁上，其中，多衬垫层包括位于沟槽的内侧壁上的第一衬垫层、位于第一衬垫层上的第二衬垫层以及位于第二衬垫层上的第三衬垫层。2.根据权利要求1所述的半导体装置，其中，第二衬垫层的电荷捕获密度比第一衬垫层的电荷捕获密度高，并且比第三衬垫层的电荷捕获密度低。3.根据权利要求1所述的半导体装置，其中，第二衬垫层包括能够捕获电荷的电荷捕获层。4.根据权利要求1所述的半导体装置，其中，第一衬垫层包括氧化硅层SixOy，其中x和y是正整数；第二衬垫层包括氮氧化硅层SiOxNy，其中x和y是正整数；并且第三衬垫层包括氮化硅层SixNy，其中x和y是正整数。5.根据权利要求4所述的半导体装置，其中，第一衬垫层包括经由热氧化法形成的氧化硅层，第二衬垫层和第三衬垫层分别包括经由沉积法形成的氮氧化硅层SiOxNy和氮化硅层SixNy，其中SiOxNy中的x和y是正整数，SixNy中的x和y是正整数。6.根据权利要求1所述的半导体装置，其中：沟槽隔离层包括位于沟槽内侧的绝缘层；有源区包括半导体基底的部分。7.根据权利要求1所述的半导体装置，所述半导体装置还包括：栅电极，在半导体基底上方在第一方向上与有源区交叉并且延伸到沟槽隔离层，栅极绝缘层，在半导体基底上位于栅电极下方，源区和漏区，在半导体基底上在垂直于第一方向的第二方向上被栅电极彼此分开。8.根据权利要求7所述的半导体装置，其中，多衬垫层在平行于栅电极的第一方向上与栅电极和栅极绝缘层相邻，并且位于与源区和漏区的边缘相邻的区域中。9.根据权利要求7所述的半导体装置，其中，多衬垫层在平行于栅电极的第一方向上与栅电极和栅极绝缘层相邻，并且在与源区和漏区的边缘的顶部相邻的区域中是竖直的。10.一种半导体装置，所述半导体装置包括：半导体基底，包括单元区和外围电路区；沟槽隔离层，位于包括单元区和外围电路区的半导体基底上，沟槽隔离层限定有源区；多衬垫层，在单元区和外围电路区中位于包括沟槽隔离层的沟槽的内侧壁上；单元晶体管，位于单元区中；外围电路晶体管，位于外围电路区中，位于单元区和外围电路区中的至少一个中的多衬垫层包括位于沟槽的内侧壁上的第一衬垫层、位于第一衬垫层上的第二衬垫层以及位于第二衬垫层上的第三衬垫层。11.根据权利要求10所述的半导体装置，其中，第二衬垫层包括能够捕获电荷的电荷捕获层。12.根据权利要求10所述的半导体装置，其中，第一衬垫层包括氧化硅层SixOy，其中x和...

【专利技术属性】
技术研发人员：韩升煜，洪守珍，李昱烈，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR