提高浮栅型闪存擦除效率的方法以及浮栅型闪存技术

本发明专利技术涉及提高浮栅型闪存擦除效率的方法以及浮栅型闪存，在半导体基底上的第一浮栅区域和第二浮栅区域，依次叠加形成隧穿氧化层、浮栅层、垫氧化层和氮化硅层，接着在垫氧化层和氮化硅层中形成贯通的开口，并对暴露的浮栅层进行局部氧化工艺，利用局部氧化工艺的鸟嘴效应，使得剩余的浮栅层表面形成与半导体基底形成的夹角是锐角的斜面，并且，该斜面覆盖相对的第一浮栅区域与第二浮栅区域的边界，通过刻蚀浮栅层分别在第一浮栅区域和第二浮栅区域形成第一浮栅和第二浮栅，并且在第一浮栅区域和第二浮栅区域之间形成擦除栅，在被擦除栅覆盖的区域，第一浮栅和第二浮栅上的拐角的形状更尖，有利于提高浮栅型闪存的擦除效率。

【技术实现步骤摘要】
提高浮栅型闪存擦除效率的方法以及浮栅型闪存
本专利技术涉及半导体工艺领域，尤其涉及提高浮栅型闪存擦除效率的方法以及浮栅型闪存。
技术介绍
存储器大致可以分为两大类：易失(volatile)和非易失(non-volatile)。易失存储器在系统关闭时立即失去存储在内的信息：它需要持续的电源供应以维持数据。大部分的随机存储器(RAM)都属于此类。非易失存储器在系统关闭或无电源供应时仍能保持数据信息，其中，浮栅型闪存就是一种非易失存储器。一般而言，浮栅型闪存都有着类似的原始单元架构，它们都有层叠的栅极结构，该栅极结构包括浮栅(或浮置栅极)和至少部分覆盖浮栅的控制栅(控制栅极)，其中，控制栅通过通过耦合以控制浮栅中的电子的储存与释放。图1是一种浮栅型闪存的剖面示意图。如图1所示，该浮栅型闪存100包括在半导体基底101上形成的堆叠栅，沿垂直于半导体基底101表面的方向，堆叠栅包括依次叠加形成的隧穿氧化层103、浮栅105、极间介质层107、控制栅109以及控制栅硬掩模层111，在堆叠栅侧面设置有侧壁介质层(spacer)113，在堆叠栅一侧的源极区域，形成有擦除栅115，在堆叠栅110另一侧的漏极区域，形成有字线栅117。上述浮栅型闪存的作用原理是：当进行数据写入操作时，施加一高正偏压于控制栅109，控制栅109通过耦合控制浮栅105中的电子的储存，使得热电子从源极穿过隧穿氧化层101而注入浮栅105，当进行数据擦除操作时，施加一高负偏压于控制栅109，控制栅109通过耦合控制浮栅105中的电子的释放，使得浮栅105中储存的热电子利用福勒诺海(Fowler-Nordheim，简称FN)隧穿效应，穿过侧壁介质层113流向擦除栅115，从而对浮栅型闪存进行擦除操作。上述擦除操作的擦除效率是衡量浮栅型闪存性能的重要指标。在被擦除栅115覆盖的区域，如果浮栅105的拐角ɑ形状越尖，由于形成的局部电场越强，那么擦除效率越高，在适当电压条件下，浮栅105中的电子越容易通过浮栅105与擦除栅115之间的通道流向擦除栅115，也就越容易实现擦除，并且，形状越尖的拐角ɑ能降低电子从擦除栅115反向隧穿到浮栅105的可能性。然而，现有技术中，通常在用于形成浮栅105的多晶硅层上方先形成控制栅109并形成覆盖控制栅109侧壁的侧墙之后，再利用该侧墙作为阻挡，蚀刻下方的多晶硅层以形成浮栅105，由于通常用于形成浮栅105的多晶硅层的上表面平整，后续被擦除栅115覆盖的区域，浮栅105的拐角ɑ是直角或钝角形状(参照图1)，并不尖锐的拐角ɑ限制了擦除效率的提高。
技术实现思路
本专利技术要解决的技术问题是在被擦除栅覆盖的区域，浮栅的拐角是钝角导致浮栅型闪存的擦除效率较低的问题。为解决上述问题，本专利技术提供了一种提高浮栅型闪存擦除效率的方法，包括如下步骤：提供半导体基底，所述半导体基底上包括相邻布置的第一浮栅区域和第二浮栅区域，在所述半导体基底上依次叠加形成隧穿氧化层、浮栅层、垫氧化层和氮化硅层；刻蚀所述氮化硅层和所述垫氧化层，形成贯穿所述氮化硅层和所述垫氧化层的第一开口和第二开口，所述第一开口位于所述第一浮栅区域，所述第二开口位于所述第二浮栅区域；利用局部氧化工艺，氧化被所述第一开口暴露的所述浮栅层形成第一局部氧化层以及氧化被所述第二开口暴露的所述浮栅层形成第二局部氧化层；以及去除剩余的所述氮化硅层、剩余的所述垫氧化层、所述第一局部氧化层以及所述第二局部氧化层，使所述浮栅层在对应于所述第一局部氧化层的表面形成第一斜面，并且在对应于所述第二局部氧化层的表面形成第二斜面；其中，所述第一斜面和所述第二斜面与所述半导体基底形成的夹角均是锐角，并且，所述第一斜面覆盖所述第一浮栅区域的与所述第二浮栅区域相对的边界，所述第二斜面覆盖所述第二浮栅区域的与所述第一浮栅区域相对的边界。可选的，上述提高浮栅型闪存擦除效率的方法还包括：在所述浮栅层表面依次叠加形成极间介质层、控制栅层以及控制栅硬掩模层；刻蚀所述控制栅硬掩模层、所述控制栅层以及所述极间介质层，从而形成第一控制栅和第二控制栅；形成控制栅侧墙，所述控制栅侧墙覆盖所述第一控制栅和所述第二控制栅的侧壁；以及以所述控制栅硬掩模层和所述控制栅侧墙为刻蚀阻挡层，刻蚀所述浮栅层以在所述第一浮栅区域形成第一浮栅，并且在所述第二浮栅区域形成第二浮栅，其中，所述第一浮栅至少包括部分第一斜面，所述第二浮栅至少包括部分第二斜面。可选的，上述提高浮栅型闪存擦除效率的方法还包括：去除位于所述第一控制栅和所述第二控制栅相对一侧的所述控制栅侧墙并在去除范围形成侧壁介质层，所述侧壁介质层还覆盖相对一侧的所述第一浮栅和所述第二浮栅的侧壁，并且所述侧壁介质层的宽度小于所述控制栅侧墙的宽度；以及在所述第一浮栅区域和所述第二浮栅区域之间的半导体基底上形成擦除栅。可选的，上述在所述第一浮栅区域和所述第二浮栅区域之间的半导体基底上形成擦除栅的方法包括：在所述第一浮栅区域和所述第二浮栅区域之间的半导体基底上形成擦除栅层；进行平坦化，露出所述控制栅硬掩模层的上表面；以及刻蚀剩余的所述擦除栅层以形成擦除栅。可选的，上述提高浮栅型闪存擦除效率的方法还包括在所述第一浮栅区域和所述第二浮栅区域相背离的半导体基底上形成字线栅。可选的，所述第一局部氧化层的面积大于所述第一开口的面积，并且所述第二局部氧化层的面积大于所述第二开口的面积。可选的，所述第一局部氧化层的下表面和所述第二局部氧化层的下表面与所述半导体基底形成的角度均是锐角。所述局部氧化层的厚度是另外，本专利技术还提供包含通过上述方法形成的浮栅型闪存，其中，所述浮栅型闪存随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路和数字射频存储器。通过本专利技术的提高浮栅型闪存擦除效率的方法，可以使第一浮栅和第二浮栅在被擦除栅覆盖区域所形成的拐角更尖，从而提高浮栅型闪存的擦除效率。附图说明图1是一种浮栅型闪存的剖面示意图。图2是本专利技术实施例的提高浮栅型闪存擦除效率的方法的流程示意图。图3a至图3i是本专利技术实施例的提高浮栅型闪存擦除效率的方法各步骤的剖面示意图。附图标记说明：100、200-浮栅型闪存；101、201-半导体基底；210-第一浮栅区域；220-第二浮栅区域；103、203-隧穿氧化层；207-垫氧化层；209-氮化硅层；20a-第一开口；20b-第二开口；211-第一局部氧化层；213-第二局部氧化层；30-鸟嘴区；105、205-浮栅层；205a-第一斜面；205b-第二斜面；107、215-极间介质层；109-控制栅；217-控制栅层；111、219-控制栅硬掩模层；221-第一控制栅；223-第二控制栅；225-控制栅侧墙；227-第一浮栅；229-第二浮栅；113、231-侧壁介质层；115、233-擦除栅；117、235-字线栅。具体实施方式以下结合附图和具体实施例对本专利技术的提高浮栅型闪存擦除效率的方法作进一步详细说明。根据下面的说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况本文档来自技高网...

【技术保护点】
一种提高浮栅型闪存擦除效率的方法，其特征在于，包括：提供半导体基底，所述半导体基底上包括相邻布置的第一浮栅区域和第二浮栅区域，在所述半导体基底上依次叠加形成隧穿氧化层、浮栅层、垫氧化层和氮化硅层；刻蚀所述氮化硅层和所述垫氧化层，形成贯穿所述氮化硅层和所述垫氧化层的第一开口和第二开口，所述第一开口位于所述第一浮栅区域，所述第二开口位于所述第二浮栅区域；利用局部氧化工艺，氧化被所述第一开口暴露的所述浮栅层形成第一局部氧化层以及氧化被所述第二开口暴露的所述浮栅层形成第二局部氧化层；以及去除剩余的所述氮化硅层、剩余的所述垫氧化层、所述第一局部氧化层以及所述第二局部氧化层，使所述浮栅层在对应于所述第一局部氧化层的表面形成第一斜面，并且在对应于所述第二局部氧化层的表面形成第二斜面；其中，所述第一斜面和所述第二斜面与所述半导体基底形成的夹角均是锐角，并且，所述第一斜面覆盖所述第一浮栅区域的与所述第二浮栅区域相对的边界，所述第二斜面覆盖所述第二浮栅区域的与所述第一浮栅区域相对的边界。

【技术特征摘要】
1.一种提高浮栅型闪存擦除效率的方法，其特征在于，包括：提供半导体基底，所述半导体基底上包括相邻布置的第一浮栅区域和第二浮栅区域，在所述半导体基底上依次叠加形成隧穿氧化层、浮栅层、垫氧化层和氮化硅层；刻蚀所述氮化硅层和所述垫氧化层，形成贯穿所述氮化硅层和所述垫氧化层的第一开口和第二开口，所述第一开口位于所述第一浮栅区域，所述第二开口位于所述第二浮栅区域；利用局部氧化工艺，氧化被所述第一开口暴露的所述浮栅层形成第一局部氧化层以及氧化被所述第二开口暴露的所述浮栅层形成第二局部氧化层；以及去除剩余的所述氮化硅层、剩余的所述垫氧化层、所述第一局部氧化层以及所述第二局部氧化层，使所述浮栅层在对应于所述第一局部氧化层的表面形成第一斜面，并且在对应于所述第二局部氧化层的表面形成第二斜面；其中，所述第一斜面和所述第二斜面与所述半导体基底形成的夹角均是锐角，并且，所述第一斜面覆盖所述第一浮栅区域的与所述第二浮栅区域相对的边界，所述第二斜面覆盖所述第二浮栅区域的与所述第一浮栅区域相对的边界。2.如权利要求1所述的提高浮栅型闪存擦除效率的方法，其特征在于，还包括：在所述浮栅层表面依次叠加形成极间介质层、控制栅层以及控制栅硬掩模层；刻蚀所述控制栅硬掩模层、所述控制栅层以及所述极间介质层，从而形成第一控制栅和第二控制栅；形成控制栅侧墙，所述控制栅侧墙覆盖所述第一控制栅和所述第二控制栅的侧壁；以及以所述控制栅硬掩模层和所述控制栅侧墙为刻蚀阻挡层，刻蚀所述浮栅层以在所述第一浮栅区域形成第一浮栅，并且在所述第二浮栅区域形成第二浮栅，其中，所述第一浮栅至少包括部分所述第一斜面，所述第二浮栅至少包括部分所述第二斜面。3.如权利要求2所述的...

【专利技术属性】
技术研发人员：罗清威，李赟，周俊，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42