提高分离栅闪存擦除和耐久性性能的方法技术

一种提高分离栅闪存擦除和耐久性性能的方法，包括：在硅片表面制造包括第一存储位单元和第二存储位单元的闪存存储单元；第一存储位单元和第二存储位单元的侧壁上分别形成自对准的第一氮化硅隔离物和第二氮化硅隔离物；在与形成有第一氮化硅隔离物和第二氮化硅隔离物的闪存存储单元结构邻接的硅片表面形成了第一字线氧化物层；去除第一氮化硅隔离物和第二氮化硅隔离物；在去除了第一氮化硅隔离物和第二氮化硅隔离物的闪存存储单元以及第一字线氧化物层表面整体形成第二氧化物层。闪存存储单元的上表面及侧壁上的第二氧化物层形成了隧穿氧化物层，第一字线氧化物层表面的第二氧化物层和与第一字线氧化物层一起形成了字线氧化物层。

【技术实现步骤摘要】
提高分离栅闪存擦除和耐久性性能的方法
本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种提高分离栅闪存擦除和耐久性性能的方法。
技术介绍
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。一般而言，闪存为分离栅结构或堆叠栅结构或两种结构的组合。分离栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分离栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。在传统的分离栅闪存结构中，隧穿氧化层与字线氧化层实际上由同一工艺步骤形成，具有完全相同的厚度，这在工艺制造方面是比较方便的，但随着器件尺寸的缩减，该氧化层的厚度也随着减薄，导致擦除时字线与衬底的电场显著增加，这样给器件的可靠性带来了问题。具体地说，图1示意性地给出了根据现有技术的分离栅闪存的结构；如图1所示，硅片上形成了包括第一存储位单元1和第二存储位单元2的闪存存储单元，其中在第一存储位单元1和第二存储位单元2上表面及侧壁上形成了隧穿氧化物层3，而在与闪存存储单元邻接的硅片表面形成了字线氧化物层4。由于隧穿氧化物层3和字线氧化物层4是通过同一工艺形成的，所以隧穿氧化物层3和字线氧化物层4的厚度一致。但是，一般期望隧穿氧化物层3尽可能地薄从而改进闪存单元的擦除特性并降低擦除电压，而期望字线氧化物层4保持较厚来确保闪存单元的耐久性性能，这是因为如果该氧化层厚度不够，在擦除操作期间字线与基底间将产生足够强的电场来产生陷阱电荷，从而造成耐久性退化。该矛盾在器件尺寸缩减、氧化层厚度减薄后表现更为突出，成为制约分离栅闪存技术发展的一个瓶颈。因此，希望能够提供一种可以分开控制隧穿氧化层和字线氧化层厚度的技术方案。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够平衡隧穿氧化物层和字线氧化物层之间的厚度冲突的提高分离栅闪存擦除和耐久性性能、可以分开控制隧穿氧化层和字线氧化层厚度的方法。为了实现上述技术目的，根据本专利技术，提供了一种提高分离栅闪存擦除和耐久性性能的方法(仅列出本专利技术所涉及到的工艺步骤，其之前和之后的步骤与现有分离栅闪存的制造工艺完全一致)，其包括：第一步骤，用于在硅片表面制造包括第一存储位单元和第二存储位单元的闪存存储单元；第二步骤，用于在第一存储位单元和第二存储位单元的侧壁上分别形成自对准的第一氮化硅隔离物和第二氮化硅隔离物；第三步骤，用于在与形成有第一氮化硅隔离物和第二氮化硅隔离物的闪存存储单元结构邻接的硅片表面形成了第一字线氧化物层；第四步骤，用于去除第一氮化硅隔离物和第二氮化硅隔离物；第五步骤，用于在去除了第一氮化硅隔离物和第二氮化硅隔离物的闪存存储单元以及第一字线氧化物层表面整体形成第二氧化物层。优选地，闪存存储单元的上表面及侧壁上的第二氧化物层形成了隧穿氧化物层，第一字线氧化物层表面的第二氧化物层和与第一字线氧化物层一起形成了字线氧化物层。优选地，在第二步骤中，采用CVD的方法沉积氮化硅；然后采用各向异性干法蚀刻的方法形成自对准的氮化硅侧墙。优选地，在第三步骤中，采用热氧化的方法形成第一字线氧化层。优选地，在第四步骤中，通过选择性湿法刻蚀去除第一氮化硅隔离物和第二氮化硅隔离物。在根据本专利技术的提高分离栅闪存擦除和耐久性性能的方法中，由于隧穿氧化物层仅仅由第二氧化物层这一层氧化物层构成，而字线氧化物层由第二氧化物层和第一字线氧化物层的叠层构成，所以实现了对这两者厚度的分开控制，有效地解决了隧穿氧化物层和字线氧化物层之间的厚度冲突，从而可以通过采用较薄的隧穿氧化物层来提高分离栅闪存的擦除性能，并通过采用较厚的字线氧化物层来提高分离栅闪存的耐久性性能。另外，本专利技术采用自对准的方法，不引入额外的光刻工艺，制造成本比较低廉。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1示意性地给出了根据现有技术制备的分离栅闪存的结构。图2示意性地给出了根据本专利技术实施例的提高分离栅闪存擦除和耐久性性能的方法的第一步骤。图3示意性地给出了根据本专利技术实施例的提高分离栅闪存擦除和耐久性性能的方法的第二步骤。图4示意性地给出了根据本专利技术实施例的提高分离栅闪存擦除和耐久性性能的方法的第三步骤。图5示意性地给出了根据本专利技术实施例的提高分离栅闪存擦除和耐久性性能的方法的第四步骤。图6示意性地给出了根据本专利技术实施例的提高分离栅闪存擦除和耐久性性能的方法的第五步骤。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。图2至图6示意性地给出了根据本专利技术实施例的提高分离栅闪存擦除和耐久性性能的方法，这里仅列出本专利技术所涉及到的工艺步骤，其之前和之后的步骤与现有分离栅闪存的制造工艺完全一致。具体地说，如图所示，根据本专利技术实施例的提高分离栅闪存擦除和耐久性性能的方法包括：第一步骤，用于在硅片表面100制造包括第一存储位单元1和第二存储位单元2的闪存存储单元；第一存储位单元1和第二存储位单元2在硅片表面100上为对称布置，如图2所示；第二步骤，用于在第一存储位单元1和第二存储位单元2的侧壁上分别形成自对准的第一氮化硅隔离物11和第二氮化硅隔离物21，如图3所示；第一氮化硅隔离物11和第二氮化硅隔离物21为对称布置；第三步骤，用于在与形成有第一氮化硅隔离物11和第二氮化硅隔离物21的闪存存储单元结构邻接的硅片表面形成了第一字线氧化物层13、23，如图4所示；具体地说，在该第三步骤中，通过利用第一氮化硅隔离物11和第二氮化硅隔离物21来形成仅仅位于与第一氮化硅隔离物11和第二氮化硅隔离物21邻接的第一字线氧化物层13、23；第四步骤，用于去除第一氮化硅隔离物11和第二氮化硅隔离物21，如图5所示；具体地说，例如，在第四步骤中，可通过选择性刻蚀去除第一氮化硅隔离物11和第二氮化硅隔离物21；第五步骤，用于在去除了第一氮化硅隔离物11和第二氮化硅隔离物21的闪存存储单元以及第一字线氧化物层13、23表面整体形成第二氧化物层(40，41，42)；其中，闪存存储单元的上表面及侧壁上的第二氧化物层40形成了隧穿氧化物层，第一字线氧化物层13、23表面的第二氧化物层41和42与第一字线氧化物层13、23一起形成了字线氧化物层，如图6所示。由此，在根据本专利技术实施例的提高分离栅闪存擦除和耐久性性能的方法中，由于隧穿氧化物层仅仅由第二氧化物层这一层氧化物层构成，而字线氧化物层由第二氧化物层和本文档来自技高网...

【技术保护点】
一种提高分离栅闪存擦除和耐久性性能的方法，其特征在于包括：第一步骤，用于在硅片表面制造包括第一存储位单元和第二存储位单元的闪存存储单元；第二步骤，用于在第一存储位单元和第二存储位单元的侧壁上分别形成自对准的第一氮化硅隔离物和第二氮化硅隔离物；第三步骤，用于在与形成有第一氮化硅隔离物和第二氮化硅隔离物的闪存存储单元结构邻接的硅片表面形成了第一字线氧化物层；第四步骤，用于去除第一氮化硅隔离物和第二氮化硅隔离物；第五步骤，用于在去除了第一氮化硅隔离物和第二氮化硅隔离物的闪存存储单元以及第一字线氧化物层表面整体形成第二氧化物层。

【技术特征摘要】
1.一种提高分离栅闪存擦除和耐久性性能的方法，其特征在于包括：第一步骤，用于在硅片表面制造包括第一存储位单元和第二存储位单元的闪存存储单元；第二步骤，用于在第一存储位单元和第二存储位单元的侧壁上分别形成自对准的第一氮化硅隔离物和第二氮化硅隔离物；第三步骤，用于在与形成有第一氮化硅隔离物和第二氮化硅隔离物的闪存存储单元结构邻接的硅片表面形成了第一字线氧化物层；第四步骤，用于去除第一氮化硅隔离物和第二氮化硅隔离物；第五步骤，用于在去除了第一氮化硅隔离物和第二氮化硅隔离物的闪存存储单元以及第一字线氧化物层表面整体形成第二氧化物层。2.根据权利要求1所述的提高分离栅闪存擦除和耐久性性能的方法，其特征...

【专利技术属性】
技术研发人员：张雄，何泽军，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：