一种MOS器件原子层沉积原位制备方法技术

本发明专利技术涉及半导体器件制备技术领域，具体涉及一种MOS器件原子层沉积原位制备方法。所述制备方法，包括如下步骤：对基底进行清洗，放入选区修饰处理腔体；将所述基底表面选区改性，为原子层沉积生长半导体材料提供成核中心；在原子层沉积腔体中在所述基底上改性过的地方生长半导体材料作为沟道；将所述基底表面选区改性，为原子层沉积生长高k绝缘材料提供成核中心；在原子层沉积腔体中在所述基底上改性过的地方生长高k绝缘材料作为器件栅介质层；将所述基底表面选区改性，为原子层沉积生长金属层提供成核中心；在原子层沉积腔体中在所述基底上改性过的地方生长金属层作为器件电极。本发明专利技术有效提高器件的均匀性、稳定性和整体工艺质量。

【技术实现步骤摘要】
一种MOS器件原子层沉积原位制备方法
本专利技术涉及半导体器件制备
，具体涉及一种MOS器件原子层沉积原位制备方法。
技术介绍
以半导体产业为基础的信息学科飞速发展，以极快的速度推动着全球科技进步。其中金属-氧化物-半导体(MOS)光电器件因其应该广泛、工艺成熟、成本低廉，已占据集成电路器件中的统治地位，成为信息科学发展的基础。其发展一直遵循摩尔定律的等比例缩小。随着光刻、刻蚀等半导体工艺技术及仪器装备及技术的发展，横向面x-y关键尺度从微米到将发展到突破亚10nm。在尺寸小于10nm线宽时，因尺度效应等物理因素的影响，其器件性能的突破受到极大制约，这迫使人们去探索新材料。集成电路是信息科学发展的基础，其发展一直遵循摩尔定律的等比例缩小，随着半导体工艺技术及仪器装备及技术的发展，下一步将发展到突破亚10纳米。为了解决基于二维材料生长机理及能带调控等纳电子器件构造问题，现有的多步分立工艺集成电路微细加工方法受到挑战。以硅为代表的微电子集成产业为基础，已发产出一整套高度精密可控的平面工艺。相应设备技术、工艺技术的开发及在工艺集成中的应用也是产业技术研发中的关键和难点。在集成电路的前道工艺(FEOL)中，随着特征尺寸的持续缩小，当前工业界和科研学术界对于生长高k栅介质和金属栅电极材料的方法已经达成高度一致，即采用原子层沉积(ALD)技术。ALD是一种通过表面交替饱和化学反应实现的化学气相沉积技术。原子层沉积具有自限制性特点，即在每个脉冲周期中，气相前驱体只能在沉积表面的原子成键位沉积反应，并且恰好以饱和量覆盖表面的各部分，能够在非常宽的工艺窗口中逐层重复生长。ALD的薄膜厚度只取决于沉积脉冲的次数，反应剂流速对沉积过程无影响，因此ALD技术有以下显著优点：能够从原子尺度上精确控制薄膜的厚度、生长薄膜均匀性好、生长的薄膜致密、以及良好的覆盖填充性能。集成电路后道工艺(BEOL)中，为了解决集成电路的互连延迟这一关键问题，铜/低介电常数介质互连被采用了。具有良好台阶覆盖性能的ALD工艺必然是特征尺寸不断缩小的器件的Cu互连制备工艺的最终选择。除此之外，ALD成膜机理样品范围非常广泛，例如金属氧化物、氮化物、硫化物、氟化物、纯金属涂层、纳米叠层、混合氧化物、掺杂薄膜等，可用于多种应用。这些薄膜材料中，不仅包含了应用最为广泛的绝缘体高k介质材料，还包含了ZnO、Si等半导体材料，以及Ir、Pt等金属电极材料。而对于金属-氧化物-半导体(MOS)光电器件，其物理结构上，是以金属-氧化物-半导体的电容为核心，其MOS电容的特性决定了器件的操作特性。ALD丰富的材料制备资源，使其不但包含了器件中必须的金属、高介电常数氧化物、低电阻率和具有良好稳定性的半导体材料，还可以满足栅保护层、互联种子层等多种器件所需的工艺条件。以此为基础，可以完全利用ALD制备MOS器件全套薄膜材料。另外，随着器件特征尺寸的减小，晶圆样品转移过程所产生的非可控型中间层材料在器件中所占的比重越来越大，并越来越显著的影响器件性能的均匀性和稳定性。传统的薄膜材料制造方法已不能满足未来元器件和集成电路制造的要求。ALD技术由于具有精确的厚度控制、沉积厚度均匀性和一致性等特点，也将成为新的纳米材料和纳米结构的重要制造方法。因此，集成ALD系统的研发将是未来的重点发展趋势，用以避免传统工艺过程中的非真空传输环节，以抑制界面层非控制型生长及C/O/N/F等元素的污染，实现在同一传输平台上完成对叠层材料与结构的制备，有效提高器件的均匀性、稳定性和整体工艺质量。目前必须要面对的问题，也是其能否实现价值飞跃的基础，则是如何采用这些性能优异的材料高效、无损的制备出满足应用需求的器件结构，也是这些方法走向器件及其他应用面临的最大发展瓶颈。目前的器件研究中，10nm已到达传统集成电路技术的极限，杂质污染与晶界缺陷等界面问题更加突出。为了使被研究的样品不被周围气氛所污染，需要获取“原子清洁”的界面，以保证衬底表面保持理想清洁的晶界。
技术实现思路
本专利技术的目的在于提供一种MOS器件原子层沉积原位制备方法，所述方法可以实现在同一传输平台上完成对叠层材料与结构的制备，有效提高器件的均匀性、稳定性和整体工艺质量。为了达到上述目的，本专利技术采用的技术方案为：一种MOS器件原子层沉积原位制备方法，包括如下步骤：对基底进行清洗；将所述基底放入选区修饰处理腔体，对所述基底表面选区改性，为原子层沉积生长半导体材料提供成核中心；将所述基底放入原子层沉积腔体中，在所述基底上改性过的地方生长半导体材料作为沟道；将所述基底放入选区修饰处理腔体，对所述基底表面选区改性，为原子层沉积生长高k绝缘材料提供成核中心；将所述基底放入原子层沉积腔体中，在所述基底上改性过的地方生长高k绝缘材料作为器件栅介质层；将所述基底放入选区修饰处理腔体，对所述基底表面选区改性，为原子层沉积生长金属层提供成核中心；将所述基底放入原子层沉积腔体中，在所述基底上改性过的地方生长金属层作为器件电极。上述方案中，所述选区修饰处理腔体和所述原子层沉积腔体的工作时处于真空环境，真空度在1×105～1×10-9Pa范围内。上述方案中，所述基底在选区修饰处理腔体和原子层沉积腔体之间传输采用真空环境传样。上述方案中，所述基底表面选区改性采用激光束扫描直写诱导或者扫描探针原位选区诱导，为表面没有悬挂键的所述基底提供原子层沉积生长所必须的成核中心。上述方案中，所述激光束为光斑直径范围为0.1μm～5mm、波长为极紫外150nm至近红外1500nm范围的激光。上述方案中，所述扫描探针原位选区诱导为在所述基底表面采用接触式或板接触式探针进行原子操作和纳米加工。上述方案中，所述半导体材料为ZnO、GaAs,Si,InAs,InP,GaP或InGaP。上述方案中，所述高k绝缘材料为Al2O3、ZrO2、HfO2、HfSiOx、SiO2、TiN、La2O3、LaAlOx或HfLaOx。上述方案中，所述金属层为Al、Fe、Co、Ni、Cu、Zn、Ge、Mo、Ru、Rh、Ag、Sb、Ta、W、Ir或Pt。上述方案中，所述激光束扫描直写诱导进行选区改性的区域为0.5um至100mm线宽范围。上述方案中，所述扫描探针原位选区诱导进行选区改性的区域为0.5nm至100um线宽范围。与现有技术相比，本专利技术的有益效果是：本专利技术提供一种MOS器件原子层沉积原位制备方法，可以实现在同一传输平台上完成对叠层材料与结构的制备，有效提高器件的均匀性、稳定性和整体工艺质量。该方法利用原子层沉积丰富材料制备资源，完成金属-氧化物-半导体(MOS)光电器件全套材料与结构的制备。该方法制备的材料在薄膜上均匀原位展开，可避免多次转移以及中间层材料造成的缺陷以及环境污染等问题。同时，该方法与硅基器件大规模制造工艺通融，可使高性能二维薄膜材料器件的制造研发沿用大规模平面印刷工艺，工艺流程简单可控，重复性好，可用于自动化宏量生产。附图说明图1是本专利技术实施例提供的一种MOS器件原子层沉积原位制备方法的工艺流程图。图2是本专利技术实施例提供的沟道加工示意图。图3是本专利技术实施例提供的器件栅介质层加工示意图。图4是本专利技术实施例提供的器件电极加工示意图。附图标记：1、扫描探针，2、沟道结构成核中心，3本文档来自技高网...

【技术保护点】
一种MOS器件原子层沉积原位制备方法，其特征在于，包括如下步骤：对基底进行清洗；将所述基底放入选区修饰处理腔体，对所述基底表面选区改性，为原子层沉积生长半导体材料提供成核中心；将所述基底放入原子层沉积腔体中，在所述基底上改性过的地方生长半导体材料作为沟道；将所述基底放入所述选区修饰处理腔体，对所述基底表面选区改性，为原子层沉积生长高k绝缘材料提供成核中心；将所述基底放入所述原子层沉积腔体中，在所述基底上改性过的地方生长高k绝缘材料作为器件栅介质层；将所述基底放入所述选区修饰处理腔体，对所述基底表面选区改性，为原子层沉积生长金属层提供成核中心；将所述基底放入所述原子层沉积腔体中，在所述基底上改性过的地方生长金属层作为器件电极。

【技术特征摘要】
1.一种MOS器件原子层沉积原位制备方法，其特征在于，包括如下步骤：对基底进行清洗；将所述基底放入选区修饰处理腔体，对所述基底表面选区改性，为原子层沉积生长半导体材料提供成核中心；将所述基底放入原子层沉积腔体中，在所述基底上改性过的地方生长半导体材料作为沟道；将所述基底放入所述选区修饰处理腔体，对所述基底表面选区改性，为原子层沉积生长高k绝缘材料提供成核中心；将所述基底放入所述原子层沉积腔体中，在所述基底上改性过的地方生长高k绝缘材料作为器件栅介质层；将所述基底放入所述选区修饰处理腔体，对所述基底表面选区改性，为原子层沉积生长金属层提供成核中心；将所述基底放入所述原子层沉积腔体中，在所述基底上改性过的地方生长金属层作为器件电极。2.如权利要求1所述的制备方法，其特征在于，所述选区修饰处理腔体和所述原子层沉积腔体的工作时处于真空环境，真空度在1×105～1×10-9Pa范围内。3.如权利要求1所述的制备方法，其特征在于，所述基底在选区修饰处理腔体和原子层沉积腔体之间传输采用真空环境传样。4.如权利要求1所述的制备方法，其特征在于，所述基底表面选区改性采用激光束扫描直写诱导或者扫...

【专利技术属性】
技术研发人员：解婧，卢维尔，屈芙蓉，李楠，王欢，赵丽莉，邢建鹏，李超波，夏洋，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11