互连结构的形成方法技术

一种互连结构的形成方法，包括：提供前端器件结构，所述前端器件结构具有第一介质层和位于所述第一介质层中的导电结构；在所述导电结构上形成帽盖层；采用原子层沉积法，在所述第一介质层和所述帽盖层上形成第一刻蚀停止层；采用物理气相沉积法，在所述第一刻蚀停止层上形成第二刻蚀停止层；在所述第二刻蚀停止层上形成扩散阻挡层；在所述扩散阻挡层上形成第二介质层；刻蚀所述介质层和所述扩散阻挡层，直至形成通孔，所述通孔底部暴露至少部分所述第二刻蚀停止层。所述形成方法提高互连结构的可靠性能。

Method for forming interconnection structure

Including the method, form a kind of interconnection structure: front-end device structure, the front-end device structure conductive structure having a first dielectric layer and the first dielectric layer; forming a capping layer on the conductive structure; by atomic layer deposition on the first dielectric layer and the cap the cover layer is formed on the first etching stop layer; physics vapor deposition was used in the first etching stop layer second etch stop layer is formed; in the second etching stop layer on the diffusion barrier layer is formed on the diffusion barrier; forming a second dielectric layer layer; etching the dielectric layer and the diffusion the barrier layer, until the formation of a through hole, the through hole bottom exposed at least a portion of the etch stop layer second. The forming method improves the reliable performance of the interconnection structure.

【技术实现步骤摘要】
互连结构的形成方法
本专利技术涉及半导体制造领域，尤其涉及一种互连结构的形成方法。
技术介绍
随着集成电路制造技术的不断发展，集成电路的集成度越来越高。在半导体器件的后段工艺(back-end-of-line，BEOL)中，需要形成互连结构，相应的，集成电路中半导体器件的互连结构排布也更为密集，互连结构之间因寄生电容等原因而产生的RC延迟(RCdelay)对半导体器件的影响越来越大。为了解决上述问题，现有技术开始采用低k介电材料(low-k)或超低k介电材料(ultralow-k)形成互连结构的层间介质层，以降低金属插塞之间的寄生电容，进而减小RC延迟。随着工艺节点的减小，后段工艺的可靠性提高和RC延迟降低变得越来越困难。为增强界面的相互作用并提高通孔的填充能力，许多新的材料被引进相应的工艺。与此同时，现有技术采用电阻系数更小的铜来取代传统的铝作为互连结构中金属插塞的材料，以降低金属插塞自身的电阻。由于铜的熔点高，且抗电致迁移能力也比较强，相对于传统的铝材料金属插塞而言，能够承载更高的电流密度，进而有利于提高所形成芯片的封装密度。并且现有技术经常采用大马士革(Damascene)或者双大马士革(DualDamascene)工艺形成铜的金属插塞。然而，低k介电材料或者超低k介电材料很容易在互连结构形成工艺过程中受到损伤，造成互连结构的可靠性能下降。
技术实现思路
本专利技术解决的问题是提供一种互连结构的形成方法，以提高互连结构的可靠性能。为解决上述问题，本专利技术提供一种互连结构的形成方法，包括：提供前端器件结构，所述前端器件结构具有第一介质层和位于所述第一介质层中的导电结构；在所述导电结构上形成帽盖层；采用原子层沉积法，在所述第一介质层和所述帽盖层上形成第一刻蚀停止层；采用物理气相沉积法，在所述第一刻蚀停止层上形成第二刻蚀停止层；在所述第二刻蚀停止层上形成扩散阻挡层；在所述扩散阻挡层上形成第二介质层；刻蚀所述介质层和所述扩散阻挡层，直至形成通孔，所述通孔底部暴露至少部分所述第二刻蚀停止层。可选的，所述第一刻蚀停止层和所述第二刻蚀停止层的材料为氮化铝。可选的，所述第一刻蚀停止层的厚度范围为可选的，所述第一刻蚀停止层和所述第二刻蚀停止层的总厚度为可选的，所述第一刻蚀停止层的形成过程中，所述原子层沉积法采用的材料包括铝的碳氢化合物和氨气。可选的，所述第二刻蚀停止层的形成过程中，所述物理气相沉积法采用的材料包括铝和氮气。可选的，所述刻蚀停止层的材料为碳氮化硅。可选的，所述帽盖层的材料为钴。可选的，所述第二介质层包括低k介质层和超低k介质层的至少其中之一。可选的，所述第一介质层包括低k介质层和超低k介质层的至少其中之一。可选的，所述通孔的形状为大马士革形孔或者双大马士革形孔。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的技术方案中，在帽盖层上，先采用原子层沉积法形成第一刻蚀停止层，从而防止形成第一刻蚀停止层时损伤到帽盖层和第一介质层，然后，采用物理气相沉积法形成第二刻蚀停止层，物理气相沉积法形成的第二刻蚀停止层结构致密，提高第二刻蚀停止层与第二低k介质层之间的刻蚀选择比，从而保证在后续形成通孔的刻蚀步骤中，能够精确停止在第二刻蚀停止层，从而保护第二刻蚀停止层和第一刻蚀停止层下方的结构，提高互连结构的可靠性能。进一步，为了减少工艺时间，并减少杂质，仅用原子层沉积法形成一层较薄的刻蚀停止层氮化铝，因此，将第一刻蚀停止层的厚度范围控制在附图说明图1至图4是本专利技术实施例所提供互连结构的形成方法各步骤对应结构示意图。具体实施方式正如
技术介绍
所述，低k介电材料或者超低k介电材料很容易在互连结构形成工艺过程中受到损伤。并且，现有方法中，通常将绝缘材料制作的扩散阻挡层同时作为刻蚀停止层。这是因为，现有绝缘材料制作的扩散阻挡层不仅具有绝缘性质，以及防止金属发生扩散的性质，而且在一定程度上，又与相应的介质层之间存在一定的刻蚀选择比，因此又能够同时直接作为刻蚀停止层。但是，随着工艺节点进一步发展，现有绝缘材料制作的扩散阻挡层的刻蚀停止作用减小。因此，仅采用扩散阻挡层同时作为刻蚀停止层时，容易导致通孔底部的低k材料或超低k材料受到破坏。特别的，当通孔位置发生误配准(viamis-alignment，通孔的位置发生偏差)的情况时，在刻蚀过程中，相应的刻蚀作用更容易造成通孔底部的低k材料或超低k材料受到破坏，因此导致通孔底部的低k材料或超低k材料更加需要保护。为此，本专利技术提供一种新的互连结构的形成方法，所述方法在帽盖层上形成刻蚀停止层，并且，所述刻蚀停止层分两步形成。第一步先用原子层沉积法形成第一刻蚀停止层，从而防止在形成刻蚀停止层时，损伤到帽盖层和第一介质层。第二步采用物理气相沉积法形成第二刻蚀停止层。物理气相沉积法形成的第二刻蚀停止层结构致密，提高了刻蚀停止层与相应介质层之间的刻蚀选择比。从而保证在后续形成通孔的刻蚀步骤中，能够精确停止在刻蚀停止层，保护刻蚀停止层下方的结构，特别是刻蚀停止层下方的低k材料和超低k材料等结构，提高互连结构的可靠性能。采用本专利技术所提供的形成方法时，由于第一刻蚀停止层和第二刻蚀停止层的保护作用，即使通孔的位置发生误配准的情况，仍然能够很好地对通孔底部下方的结构进行保护，从而提高互连结构的可靠性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。本专利技术实施例提供一种互连结构的形成方法，请结合参考图1至图4。请参考图1，本实施例首先提供前端器件结构，所述前端器件结构具有第一介质层101和位于第一介质层101中的导电结构。图1中未显示整个前端器件结构，只显示其中的部分第一介质层101中和导电结构103。本实施例中，所述前端器件结构可以包括有多种有源器件和无源器件，例如包括MOS晶体管、电容和电阻等，这些有源器件和无源器件可以制作在体硅半导体衬底上，也可以制作在其它合适的半导体衬底上，例如锗硅半导体衬底或者绝缘体上硅半导体衬底等。本实施例中，第一介质层101可以是覆盖上述有源器件和无源器件的介质层。第一介质层101具体可以是低k介质层或者超低k介质层，可以是低k介质层和超低k介质层的叠层，可以是低k介质层和氧化硅层(氧化硅也可以作为低k介质层和超低k介质层，但本说明书中，氧化硅层指传统绝缘材料二氧化硅层，即非低k介质层，非超低k介质层)的叠层，还可以是超低k介质层和氧化硅层的叠层等。本实施例中，导电结构103可以为铜互连导电结构，具体的，图1所示的导电结构103可以为铜插塞或者铜互连线。请继续参考图1，在导电结构103上形成帽盖层(cappinglayer)105。需要特别说明的是，本实施例中，除了在导电结构103顶部形成钴金属的帽盖层105之外，导电结构103侧面也具有帽盖层(此部分的帽盖层未标注)，这部分帽盖层可以在形成导电结构103之前或之时形成，在此不再赘述。本实施例中，帽盖层105的材料可以为钴，并且可以采用化学气相沉积法形成选择性钴(SelectiveCoCappinglayer)，选择性钴的帽盖层105被引进，可以提高台阶覆盖率(stepcoverage)和金属填充工艺的工艺窗口，并提高互连结构的抗电子迁移(ElectronicMi本文档来自技高网...

【技术保护点】
一种互连结构的形成方法，其特征在于，包括：提供前端器件结构，所述前端器件结构具有第一介质层和位于所述第一介质层中的导电结构；在所述导电结构上形成帽盖层；采用原子层沉积法，在所述第一介质层和所述帽盖层上形成第一刻蚀停止层；采用物理气相沉积法，在所述第一刻蚀停止层上形成第二刻蚀停止层；在所述第二刻蚀停止层上形成扩散阻挡层；在所述扩散阻挡层上形成第二介质层；刻蚀所述介质层和所述扩散阻挡层，直至形成通孔，所述通孔底部暴露至少部分所述第二刻蚀停止层。

【技术特征摘要】
1.一种互连结构的形成方法，其特征在于，包括：提供前端器件结构，所述前端器件结构具有第一介质层和位于所述第一介质层中的导电结构；在所述导电结构上形成帽盖层；采用原子层沉积法，在所述第一介质层和所述帽盖层上形成第一刻蚀停止层；采用物理气相沉积法，在所述第一刻蚀停止层上形成第二刻蚀停止层；在所述第二刻蚀停止层上形成扩散阻挡层；在所述扩散阻挡层上形成第二介质层；刻蚀所述介质层和所述扩散阻挡层，直至形成通孔，所述通孔底部暴露至少部分所述第二刻蚀停止层。2.如权利要求1所述的互连结构的形成方法，其特征在于，所述第一刻蚀停止层和所述第二刻蚀停止层的材料为氮化铝。3.如权利要求2所述的互连结构的形成方法，其特征在于，所述第一刻蚀停止层的厚度范围为4.如权利要求3所述的互连结构的形成方法，其特征在于，所述第一刻蚀停止层和所述第二刻蚀...

【专利技术属性】
技术研发人员：徐建华，杨小军，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31