互连结构的形成方法技术

一种互连结构的形成方法，包括步骤提供半导体衬底，提供半导体衬底，所述半导体衬底上依次已形成布线层、绝缘介质层和第一光刻胶层；对第一光刻胶层进行曝光显影，定义出通孔位置；干法刻蚀绝缘介质层至露出布线层，形成通孔；在第一光刻胶层上以及所述通孔内形成第二光刻胶层；对第二光刻胶层进行曝光显影，定义出沟槽位置；以第二光刻胶为掩膜，干法刻蚀绝缘介质层形成沟槽；执行第一次干法去胶工艺，去除沟槽和通孔内的残留的第二光刻胶层；第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层。由于以二次高低不同的反应腔压力值为工艺条件将光刻胶去除，避免在光刻胶去除过程中破坏半导体器件的低Ｋ材料。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及。
技术介绍
随着集成电路技术的发展，半导体工业已进入亚微米时代(小于0.35 μ m)。特征 尺寸不断减小和金属连线高宽比增加导致互连电容快速上升，然后引起串扰问题。另一方 面，层数增加引起的层间寄生电容的加大并产生额外的互连延时，这成了提高电路速度的 主要障碍，寄生电容还增加了功耗。所有这些问题限制了电路性能的改进。寻找和开发新 的低k材料作为介质已是技术关键。传统介质材料SW2已不能满足提高集成电路性能的 需要。65纳米集成电路用的新介电材料不仅要有低介电常数，还要具备的特征包括足够 高的击穿电压(达4MV/cm)、高杨氏模量、高机械强度、热稳定性好(达450°C )、足够低的 漏电流(lMV/cm时低于10_9)、低吸湿性、薄膜应力小、热膨胀系数小、粘着强度高以及与CMP 工艺有兼容性等等。而在集成电路的制造中，通常通过刻蚀工艺将沉积在半导体衬底上的材料，比如 二氧化硅、氮化硅、多晶硅、金属、金属硅化物和单晶硅以预定好的图形刻蚀形成栅、通路、 沟槽、沟道或者互连线。在刻蚀工艺中，刻蚀残余物(经常指聚合物)会沉积在刻蚀腔内的腔壁和其它部 件的表面上，刻蚀残余物的组成依赖于蒸发的刻蚀气体的类型、被刻蚀的材料、以及衬底上 掩膜层的化学组成。例如，当被刻的是金属层，例如铝等，对金属层的刻蚀会导致金属物质 的蒸发。另外，衬底上的掩膜层也会部分的被刻蚀气体蒸发出来形成气态的烃、氟代烃、氯 代烃或者含氧物质。这些蒸发的气态物质冷凝下来，形成包括聚合副产物的刻蚀剂的残余 物。所述聚合副产物包括硅氟化物、金属氯化物或者氧气以及高度氟代和/或氯代的烃。现有制作沟槽的工艺参考图IA至图1F。如图IA所示，提供半导体衬底100，所述 半导体衬底100上已依次包含有布线层101、绝缘介质层102和第一光刻胶层103，其中布 线层101的材料可以为铝或铝铜合金或多晶硅；第一光刻胶层103，如图IB所示，经过曝光 显影工艺后，在第一光刻胶层103上定义出通孔位置。如图IC所示，以第一光刻胶层103为掩膜，用干法刻蚀法沿光刻胶刻蚀绝缘介质 层102至露出布线层101，形成通孔104。如图ID所示，在第一光刻胶层103上以及通孔104内再次形成一层光刻胶，作为 第二光刻层103a。如图IE所示，对第一光刻胶层103和第二光刻胶层103a进行曝光显影。如图IF所示，继续以第二光刻胶层103a为掩膜，用干法刻蚀绝缘介质层形成沟槽 105。刻蚀完成后，需要清除残留在布线层101和绝缘介质层102上的光刻胶，现有技术采 用的是A和(X)2的混合物作为去除气体去除光刻胶，但是由于在所述通孔和沟槽刻蚀过程 中产生大量的聚合物仍然残留在刻蚀腔室、绝缘介质层102的侧壁上以及通孔104内，如图 IF中的虚线环处，使得在光刻胶去除过程中聚合物与所述去除气体产生反应而破坏由低K 材料组成的绝缘介质层102和布线层101，导致晶圆表面产生过多的颗粒，使沟槽的刻蚀不完全或产生短路现象。
技术实现思路
本专利技术解决的问题是光刻胶去除过程中聚合物与所述去除气体产生反应而破坏 由低K材料组成的绝缘介质层和布线层，导致晶圆表面产生过多的颗粒，使沟槽的刻蚀不 完全或产生短路现象。本专利技术提供了一种，包括提供半导体衬底，所述半导体衬底 上依次已形成布线层、绝缘介质层和第一光刻胶层；对第一光刻胶层进行曝光显影，定义出 通孔位置；干法刻蚀绝缘介质层至露出布线层，形成通孔；在第一光刻胶层上以及所述通 孔内形成第二光刻胶层；对第二光刻胶层进行曝光显影，定义出沟槽位置，所述沟槽的位置 与通孔位置对应，并且开口宽度大于所述通孔的开口宽度；以第二光刻胶为掩膜，干法刻蚀 绝缘介质层至一定深度，形成沟槽；执行第一次干法去胶工艺，去除沟槽和通孔内的残留的 第二光刻胶层；第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层。优选的，在第一次干法去胶去除部分第二光刻胶层之前，还包括步骤清洗刻蚀工 艺腔侧壁的聚合物，具体的工艺条件为去除气体为C02，CO2的流量为1800 2000毫升每分 钟，清洗时间为25 35秒。优选的，所述执行第一次干法去胶工艺，去除沟槽和通孔内的残留的第二光刻胶 层，工作频率为27兆赫兹的源功率设定为100 200瓦，工作频率为2兆赫兹的源功率设 定为80 120瓦，反应腔内的压力为45 55毫托。优选的，所述执行第一次干法去胶工艺，去除沟槽和通孔内的残留的第二光刻胶 层，具体工艺参数如下去除光刻胶的气体为C02，CO2的流量为250 350毫升每分钟，去 除时间为45 55秒。优选的，所述第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层，工作频率 为27兆赫兹的源功率设定为100 200瓦，反应腔内的压力为90 110毫托。优选的，所述第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层，去除光刻 胶的气体为C02，CO2流量为250 350毫升每分钟，去除时间为25 35秒。由于采用了上述技术方案，与现有技术相比，本专利技术具有以下优点避免了由于在光刻胶去除过程中，光刻胶去除气体与残留在沟槽内的聚合物混合 发生反应而破坏沟槽侧壁，并且保证了沟槽的表面完整而不会出现短路的现象。附图说明图IA到IF为现有互连结构形成方法的制作示意图；图2A到21为本专利技术互连结构形成方法的制作示意图；图3为本专利技术互连结构形成方法的制作流程图。具体实施例方式现有技术在干法刻蚀绝缘介质层形成沟槽的过程中，由于刻蚀腔室侧壁残留有过 多的聚合物，使后续刻蚀形成沟槽时，会由于刻蚀腔侧壁形成的聚合物积聚过多，导致晶圆 表面产生过多的颗粒，使沟槽的刻蚀不完全或产生短路现象，因此，本专利技术提供一种互连结构的制作方法，其核心思想在于先通过清除刻蚀腔室内残留的聚合物，并且通过二次高低 不同的反应腔压力值为工艺条件将光刻胶去除，避免在光刻胶去除过程中破坏半导体器件 的低K材料。图2A至图21为制作互连结构过程中采用本专利技术的方法的示意图，包括以下步 骤S201，提供半导体衬底，所述半导体衬底上依次已形成布线层、绝缘介质层和第一光刻 胶层；S202，对第一光刻胶层进行曝光显影，定义出通孔位置；S203，干法刻蚀绝缘介质层 至露出布线层，形成通孔；S204，在第一光刻胶层上以及所述通孔内形成第二光刻胶层； S205，对第二光刻胶层进行曝光显影，定义出沟槽位置；S206，干法刻蚀绝缘介质层，形成沟 槽；S207，向刻蚀腔室内通入气体，对刻蚀腔室侧壁的聚合物进行清洗；S208，执行第一次 干法去胶工艺，去除沟槽和通孔内的残留的第二光刻胶层；S209，第二次干法去胶去除剩余 的第一光刻胶和第二光刻胶层。S201，提供半导体衬底，所述半导体衬底上依次已形成布线层、绝缘介质层和第一 光刻胶层；如图2A所示，提供半导体衬底200，所述半导体衬底200上已包含有晶体管或存储 器或金属连线等结构；在半导体衬底200上形成布线层201，其中布线层201的材料可以为 铝或铝铜合金或多晶硅，如果布线层201的材料为铝、铜或铝铜合金的话，则形成方法为溅 镀法或电镀法等；如果布线层201的材料为多晶硅，则形成方法为化学气相沉积法或等离 子体增强化学气相沉积法等。继续参考图2A，用化学气相沉积法或物本文档来自技高网...

【技术保护点】
１．一种互连结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上依次已形成布线层、绝缘介质层和第一光刻胶层；对第一光刻胶层进行曝光显影，定义出通孔位置；干法刻蚀绝缘介质层至露出布线层，形成通孔；在第一光刻胶层上以及所述通孔内形成第二光刻胶层；对第二光刻胶层进行曝光显影，定义出沟槽位置，所述沟槽的位置与通孔位置对应，并且开口宽度大于所述通孔的开口宽度；以第二光刻胶为掩膜，干法刻蚀绝缘介质层至一定深度，形成沟槽；执行第一次干法去胶工艺，去除沟槽和通孔内的残留的第二光刻胶层；第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层。

【技术特征摘要】

【专利技术属性】
技术研发人员：孙武，尹晓明，张海洋，黄怡，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]