一种半导体结构及其形成方法技术

本发明专利技术提供了一种半导体结构及其形成方法，所述形成方法包括：提供半导体衬底，在所述半导体衬底内形成体区；在所述体区内形成漂移区，所述漂移区的掺杂类型与所述体区的掺杂类型相反；在所述体区内形成沟道区，所述沟道区部分向所述漂移区所在的方向延伸，形成至少一个沟道延伸区，所述至少一个沟道延伸区与所述漂移区之间形成交叉指状分布，所述沟道区的掺杂类型与所述体区的掺杂类型相同；在所述漂移区内形成隔离区，所述至少一个沟道延伸区的端部位于所述隔离区的下方；在所述半导体衬底表面形成栅极结构；在所述栅极结构一侧的沟道区内形成源区，在所述漂移区内形成漏区，所述漏区位于所述隔离区远离所述沟道区的一侧。

【技术实现步骤摘要】
一种半导体结构及其形成方法本申请为申请号2015100782107、申请日2015年2月13日、专利技术名称“半导体结构及其形成方法”的分案申请。
本专利技术涉及半导体制造领域，且特别涉及一种半导体结构及其形成方法。
技术介绍
横向双扩散金属氧化物半导体(LDMOS)器件是一种轻掺杂的MOS器件，与CMOS工艺具有非常好的兼容性，并具有良好的热稳定性和频率稳定性、高的增益和耐久性、低的反馈电容和电阻，广泛应用于射频电路。在BCD工艺中通常需要漏端可承受高压的P型LDMOS器件。在现有技术中，常规的P型LDMOS器件的结构如图1和图2所示，包括：半导体衬底100，位于半导体衬底上的N阱101；位于N阱101内的沟道区102和漂移区103；位于漂移区103内的隔离区104；栅极105横跨沟道区102、N阱101以及漂移区103并部分覆盖隔离区104；漏区106位于漂移区103内，源区107位于沟道区102内。从图2中可得，该种结构的P型LDMOS漏端栅和隔离区交界的有源区表面电场较大，器件的击穿电压受限于漏端栅和隔离区交界的有源区表面电场，击穿电压较低。为提高P型LDMOS的击穿电压，目本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底内形成体区；在所述体区内形成漂移区，所述漂移区的掺杂类型与所述体区的掺杂类型相反；在所述体区内形成沟道区，所述沟道区部分向所述漂移区所在的方向延伸，形成至少一个沟道延伸区，所述至少一个沟道延伸区与所述漂移区之间形成交叉指状分布，所述沟道区的掺杂类型与所述体区的掺杂类型相同；在所述漂移区内形成隔离区，所述至少一个沟道延伸区的端部位于所述隔离区的下方；在所述半导体衬底表面形成栅极结构；在所述栅极结构一侧的沟道区内形成源区，在所述漂移区内形成漏区，所述漏区位于所述隔离区远离所述沟道区的一侧。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底内形成体区；在所述体区内形成漂移区，所述漂移区的掺杂类型与所述体区的掺杂类型相反；在所述体区内形成沟道区，所述沟道区部分向所述漂移区所在的方向延伸，形成至少一个沟道延伸区，所述至少一个沟道延伸区与所述漂移区之间形成交叉指状分布，所述沟道区的掺杂类型与所述体区的掺杂类型相同；在所述漂移区内形成隔离区，所述至少一个沟道延伸区的端部位于所述隔离区的下方；在所述半导体衬底表面形成栅极结构；在所述栅极结构一侧的沟道区内形成源区，在所述漂移区内形成漏区，所述漏区位于所述隔离区远离所述沟道区的一侧。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述至少一个沟道延伸区的形成过程为：在半导体衬底表面形成沟道区掩膜层，所述沟道区掩膜层上具有至少一个向所述漂移区所在的方向延伸的沟道区注入窗口，以所述沟道区掩膜层为掩膜进行注入，在至少一个沟道区注入窗口所对应的体区内形成沟道延伸区。3.根据权利要求1或2所述的半导体结构的形成方法，其特征在于，所述至少一个沟道延伸区与所述漂移区接触。4.根据权利要求1或2所述的半导体结构的形成方法，其特征在于，所述至少一个沟道延伸区与所述漂移区之间具有设定距离。5.根据权利要求1所述的半导体结构的形成方法，其特征在于，当所述半导体结构为P型LDMOS时，所述体区的掺杂类型和沟道区的掺杂类型均为N型，所述漂移区的掺杂类型、源区的掺杂类型以及漏区的掺杂类型均为P型；当所述半导体结构为N型LDMOS时，所述体区的掺杂类型...

【专利技术属性】
技术研发人员：陆阳，黄必亮，周逊伟，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：浙江,33