半导体功率器件的终端结构、半导体功率器件及其制作方法技术
【技术实现步骤摘要】
半导体功率器件的终端结构、半导体功率器件及其制作方法
本专利技术涉及半导体器件制造
，特别地，涉及一种半导体功率器件的终端结构、半导体功率器件及其制作方法。
技术介绍
目前，半导体功率器件已经越来越广泛的使用。举例来说，沟槽型垂直双扩散场效应晶体管(VDMOS)，其漏源两极分别在器件的两侧,使电流在器件内部垂直流通,增加了电流密度,改善了额定电流,单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。超结MOSFET则是利用复合缓冲层里面交替的N柱和P柱进行电荷补偿,使P区和N区相互耗尽,形成理想的平顶电场分布和均匀的电势分布,从而达到提高击穿电压并降低导通电阻的目的的半导体功率器件。对于以上半导体功率器件，要达到理想的效果,其前提条件就是器件的电荷平衡。因此,制作半导体功率器件的终端结构的超结技术从诞生开始,它的制造工艺就是围绕如何制造电荷平衡的N柱和P柱进行的。目前使用的制造技术主要有：多次外延和注入技术，深槽刻蚀和填槽等技术。具体来说，半导体功率器件的最重要性能就是阻断高压，器件经过设计可以在PN结，金属-半导体接触，MOS界面的耗尽层上承受...
【技术保护点】
一种半导体功率器件，其具有源区及位于所述有源区外围的终端结构，其特征在于；所述半导体功率器件包括N型衬底、形成于所述N型衬底上的第一层N型外延、形成于所述第一层N型外延层表面第一P型注入区、形成于所述第一层N型外延上的第二层N型外延、贯穿所述第二N型外延的第二P型注入区、形成于所述第二层N型外延上的第三层N型外延、形成于所述第三层N型外延的第三P型注入区、形成于所述第三层N型外延上的第四N型外延、形成于所述第四N型外延表面的第四P型注入区、第五P型注入区、及N型注入区、贯穿所述第四P型注入区及所述第四层N型外延且延伸至所述第三P型注入区中的沟槽、及形成于所述沟槽中的多晶硅，...
【技术特征摘要】
1.一种半导体功率器件，其具有源区及位于所述有源区外围的终端结构，其特征在于；所述半导体功率器件包括N型衬底、形成于所述N型衬底上的第一层N型外延、形成于所述第一层N型外延层表面第一P型注入区、形成于所述第一层N型外延上的第二层N型外延、贯穿所述第二N型外延的第二P型注入区、形成于所述第二层N型外延上的第三层N型外延、形成于所述第三层N型外延的第三P型注入区、形成于所述第三层N型外延上的第四N型外延、形成于所述第四N型外延表面的第四P型注入区、第五P型注入区、及N型注入区、贯穿所述第四P型注入区及所述第四层N型外延且延伸至所述第三P型注入区中的沟槽、及形成于所述沟槽中的多晶硅，其中，所述第一至第四P型注入区及所述N型注入区均位于所述终端结构，所述第五P型注入区为主结且位于所述有源区，所述第一P型注入区的数量、所述第二P型注入区的数量及所述第三P型注入区的数量依次增多，所述第一P型注入区邻近所述有源区且与其中一个所述第二P型注入区相连接，每个第二P型注入区均与一个第三P型注入区对应且相连接，每个第三P型注入区通过所述沟槽中的多晶硅连接对应的一个第四P型注入区。2.如权利要求1所述的半导体功率器件，其特征在于：所述半导体功率器件还包括氧化硅层，所述氧化硅层位于所述第四层N型外延上、所述N型注入区上、所述第五P型注入区上、所述第四P型注入区上、及所述沟槽中的多晶硅上。3.如权利要求2所述的半导体功率器件，其特征在于：所述氧化硅层的至少部分还延伸至所述第四P型注入区的沟槽中。4.如权利要求1所述的半导体功率器件，其特征在于：相邻两个所述第四P型注入区之间的间距沿着远离所述第五P型注入区的方向逐渐增加。5.一种半导体功率器件的终端结构，其特征在于；所述半导体功率器件的终端结构包括N型衬底、形成于所述N型衬底上的第一层N型外延、形成于所述第一层N型外延层表面第一P型注入区、形成于所述第一层N型外延上的第二层N型外延、贯穿所述第二N型外延的第二P型注入区、形成于所述第二层N型外延上的第三层N型外延、形成于所述第三层N型外延的第三P型注入区、形成于所述第三层N型外延上的第四N型外延、形成于所述第四N型外延表面的第四P型注入区、及N型注入区、贯穿所述第四P型注入区及所述第四层N型外延且延伸至所述第三P型注入区中的沟槽、及形成于所述沟槽中的多晶硅，其中，所述第一P型注入区的数量、所述第二P型注入区的数量及所述第三P型注入区的数量依次增多，所述第一P型注入区邻近所述有源区且与其中一个所述第二P型注入区相连接，每个第二P型注入区均与一个第三...
【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：深圳市晶特智造科技有限公司，
类型：发明
国别省市：广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。