绝缘栅开关器件及其制造方法技术

提供了一种制造绝缘栅开关器件的方法。所述方法包括：在第一SiC半导体层的表面中形成第一沟槽；将p型杂质注入到所述第一沟槽的底表面中；在所述第一沟槽的内表面上沉积第二SiC半导体层以形成第二沟槽；以及形成栅极绝缘层、栅电极、第一区域和体区域，使得栅极绝缘层覆盖第二沟槽的内表面，栅电极位于第二沟槽中，第一区域为n型并与栅极绝缘层接触，体区域为p型，与注入区域分离，并且在第一区域下方与栅极绝缘层接触。

Insulated gate switch device and its manufacturing method

A method for manufacturing insulated gate switch devices is provided. The method includes: forming a first groove in the surface of the first SiC semiconductor layer; injecting the P type impurity into the bottom surface of the first groove; depositing a second SiC semiconductor layer on the inner surface of the first grooves to form a second groove; and forming a gate insulating layer, a gate electrode, a first region and a body region, so as to make a gate insulating layer, a first area and a body region, so as to form a gate insulation layer, a gate electrode, a first region and a body region, so as to form a gate insulating layer, a first region and a body region, so that the first groove is formed. The gate insulating layer covers the inner surface of the second groove, the gate electrode is located in the second groove, the first area is n type and contact with the gate insulating layer, the body area is p type, separated from the injection area and contacted with the gate insulating layer under the first area.

【技术实现步骤摘要】
【国外来华专利技术】绝缘栅开关器件及其制造方法对相关申请的交叉引用本申请要求于2015年6月11日提交的日本专利申请第2015-118389号的优先权，其全部内容通过引用并入本申请。
文中公开的技术涉及一种绝缘栅开关器件及其制造方法。
技术介绍
诸如MOSFET(金属氧化物半导体场效应晶体管)或IGBT(绝缘栅双极型晶体管)的绝缘栅开关器件是已知的。当绝缘栅开关器件关断时，电场被施加到栅极绝缘膜。如果施加到栅极绝缘膜的电场超过栅极绝缘膜的绝缘电阻，则电流会流过栅极绝缘膜，这是有问题的。因此，需要弛豫施加到栅极绝缘膜的电场的技术。日本专利申请公开第2013-191734A号公开了一种形成在SiC半导体衬底中的绝缘栅开关器件。该绝缘栅开关器件具有沟槽型栅电极。在沟槽下方形成了p型的电场弛豫区域。当绝缘栅开关器件关断时，耗尽层从电场弛豫区域扩展到其周边的漂移区(n型区域)。随着耗尽层从电场弛豫区域扩展到漂移区，施加到栅极绝缘膜的电场被弛豫。
技术实现思路
在日本专利申请公开第2013-191734号的绝缘栅开关元件的制造方法中，在SiC半导体衬底的前表面中形成沟槽，然后在该半导体衬底的底表面注入p型杂质。由此在沟槽下方形成了p型的电场弛豫区域。之后，在沟槽中形成了栅极绝缘层和栅电极。这里，SiC半导体衬底中的p型杂质具有小的扩散系数。因此，在日本专利申请公开第2013-191734A号的制造方法中，当形成电场弛豫区时注入到SiC半导体衬底中的p型杂质从注入区域扩散得不太多，而且电场弛豫区域的大部分形成在沟槽下方的区域中。因此，电场弛豫区域的在相对于沟槽的侧表面的横向上从沟槽侧下方突出的部分的宽度(以下称为突出量)较小。如果电场弛豫区的突出量小，则抑制施加到栅极绝缘层的电场的效果不利地下降。因此，本公开提供了一种用于制造绝缘栅开关器件的方法，能够增加电场弛豫区域的突出量。文中公开的方法为一种制造绝缘栅开关器件的方法。所述方法包括：在n型的第一SiC半导体层的表面中形成第一沟槽；将p型杂质注入到所述第一沟槽的底表面中；在注入所述p型杂质之后，在所述第一沟槽的内表面上沉积n型的第二SiC半导体层，以在所述p型杂质的注入区域上方形成第二沟槽，所述第二沟槽具有比所述第一沟槽的宽度窄的宽度；以及形成栅极绝缘层、栅电极、第一区域和体区域，使得栅极绝缘层覆盖所述第二沟槽的内表面，所述栅电极位于所述第二沟槽中，所述第一区域为n型并与所述栅极绝缘层接触，所述体区域为p型，与所述注入区域分离，并在所述第一区域下方与所述栅极绝缘层接触。值得注意的是，在形成第二沟槽时，可以利用第二SiC半导体层填充第一沟槽，然后可以刻蚀第二SiC半导体层以形成第二沟槽。此外，在形成第二沟槽时，可以通过在第一沟槽的侧表面上沉积第二SiC半导体层来形成第二沟槽，以使第一沟槽的宽度变窄。此外，栅极绝缘层、栅电极、第一区域和体区域的形成顺序不受限制。第一区域和体区域可以在形成栅极绝缘层和栅电极之前(例如，在形成第二沟槽之前)形成，或者第一区域和体区域可以在形成栅极绝缘层和栅电极之后形成。而且，绝缘栅开关器件分为单极型开关器件(例如，MOSFET)和双极型开关器件(例如，IGBT)。第一区域在单极型开关器件中用作源极区域，而第一区域在双极型开关器件中用作发射极区域。在该制造方法中，首先，在第一SiC半导体层的表面中形成第一沟槽，并且在第一沟槽的底表面注入p型杂质。在p型杂质的注入区域中，形成了p型的电场弛豫区域。因此，p型杂质的注入区域(即，电场弛豫区域)的宽度等于或稍宽于第一沟槽的宽度。在注入p型杂质之后，在第一沟槽的内表面上沉积第二SiC半导体层。由此在p型杂质的注入区域上方形成具有比第一沟槽的宽度窄的宽度的第二沟槽。由于第二沟槽的宽度比第一沟槽的宽度窄，所以第二沟槽的宽度比p型杂质的注入区域的宽度窄。因此，可以获得p型杂质的注入区域相对于第二沟槽的侧表面在横向上显著突出的结构。之后，当在第二沟槽中形成栅极绝缘层和栅电极时，可以获得p型杂质的注入区域在第二沟槽的侧表面相对于栅极绝缘层在侧向上显著突出的结构。这样，根据该制造方法，能够增大p型杂质的注入区域(即，电场弛豫区域)的突出量。因此，可以更有效地弛豫施加到栅极绝缘层的电场。而且，本公开提供了一种新颖的绝缘栅开关器件。在本说明书中公开的第一绝缘栅开关器件包括：具有设置有沟槽的表面的SiC半导体衬底；覆盖沟槽的内表面的栅极绝缘层；以及位于沟槽中的栅电极。SiC半导体衬底具有第一区域、体区域、第二区域和电场弛豫区域。第一区域为n型并且与栅极绝缘层接触。体区域为p型并且在第一区域下方与栅极绝缘层接触。第二区域为n型，在体区域下方与栅极绝缘层接触，并且通过体区域与第一区域分离。电场弛豫区域为p型，位于沟槽下方，通过第二区域与体区域分离，并具有比沟槽的宽度宽的宽度。体区域具有与栅极绝缘层相邻的第一部分和在栅极绝缘层相对侧与第一部分相邻的第二部分。第一部分中的n型杂质的浓度高于第二部分中的n型杂质的浓度。第一部分的下端位于相对于第二部分的下端的上侧。值得注意的是，体区域(即，第一部分和第二部分)含有p型杂质和n型杂质两者，并且是p型的，因为p型杂质的浓度高于n型杂质。如果p型杂质的浓度在第一部分和第二部分中类似地分布，则具有高浓度n型杂质的第一部分的下端位于相对于具有低浓度的n型杂质的第二部分的下端的上侧。在该绝缘栅开关器件中，由于电场弛豫区域的宽度比沟槽的宽度宽，所以电场弛豫区域在沟槽的侧表面处从栅极绝缘层在横向上突出。因此，高电场难以施加到栅极绝缘层。而且，在该绝缘栅开关器件中，体区域的第一部分的下端位于相对于第二部分的下端的上侧。作为与栅极绝缘层接触的部分的第一部分的下端位于上侧，因此通道长度变短。因此，该绝缘栅开关器件具有小的通道电阻。另外，由于第二部分的下端位于下侧，因此当绝缘栅开关器件关断时从第二区域延伸到体区域的耗尽层难以延伸到体区域的上端。换句话说，难以发生耗尽层穿透体区域的状态(所谓的击穿)。值得注意的是，第一部分和第二部分中的n型杂质的浓度的关系可以反转。换句话说，在本说明书中公开的第二绝缘栅开关器件中，体区域的第一部分中的n型杂质的浓度低于体区域的第二部分中的n型杂质的浓度。第一部分的下端位于相对于第二部分的下端的下侧。在该绝缘栅开关器件中，由于电场弛豫区域的宽度比沟槽的宽度宽，所以电场弛豫区域在沟槽的侧表面处从栅极绝缘层在横向上突出。因此，高电场难以施加到栅极绝缘层。而且，在该绝缘栅开关器件中，体区域的第一部分的下端位于相对于第二部分的下端的下侧。因此，第二区域和栅极绝缘层彼此接触的区域较小。由此可以更有效地抑制施加到栅极绝缘层的电场。附图说明图1是实施例1中的MOSFET10的纵向截面图。图2是实施例1中的MOSFET10的制造方法的说明图。图3是实施例1中的MOSFET10的制造方法的说明图。图4是实施例1中的MOSFET10的制造方法的说明图。图5是实施例1中的MOSFET10的制造方法的说明图。图6是实施例1中的MOSFET10的制造方法的说明图。图7是实施例1中的MOSFET10的制造方法的说明图。图8是实施例1中的MOSFET10的制造方法的说明图。图9是实施例1中的MOSFET10的制本文档来自技高网...

【技术保护点】
一种制造绝缘栅开关器件的方法，包括：在n型的第一SiC半导体层的表面中形成第一沟槽；将p型杂质注入到所述第一沟槽的底表面中；在注入所述p型杂质之后，在所述第一沟槽的内表面上沉积n型的第二SiC半导体层，以在所述p型杂质的注入区域上方形成第二沟槽，所述第二沟槽具有比所述第一沟槽的宽度窄的宽度；以及形成栅极绝缘层、栅电极、第一区域和体区域，使得栅极绝缘层覆盖所述第二沟槽的内表面，所述栅电极位于所述第二沟槽中，所述第一区域为n型并与所述栅极绝缘层接触，所述体区域为p型，与所述注入区域分离，并在所述第一区域下方与所述栅极绝缘层接触。

【技术特征摘要】
【国外来华专利技术】2015.06.11 JP 2015-1183891.一种制造绝缘栅开关器件的方法，包括：在n型的第一SiC半导体层的表面中形成第一沟槽；将p型杂质注入到所述第一沟槽的底表面中；在注入所述p型杂质之后，在所述第一沟槽的内表面上沉积n型的第二SiC半导体层，以在所述p型杂质的注入区域上方形成第二沟槽，所述第二沟槽具有比所述第一沟槽的宽度窄的宽度；以及形成栅极绝缘层、栅电极、第一区域和体区域，使得栅极绝缘层覆盖所述第二沟槽的内表面，所述栅电极位于所述第二沟槽中，所述第一区域为n型并与所述栅极绝缘层接触，所述体区域为p型，与所述注入区域分离，并在所述第一区域下方与所述栅极绝缘层接触。2.根据权利要求1所述的方法，其中所述第二SiC半导体层中的n型杂质的浓度比所述第一SiC半导体层中的n型杂质的浓度高，并且所述体区域通过将所述p型杂质注入到所述第一SiC半导体层和所述第二SiC半导体层中而形成。3.根据权利要求1所述的方法，其中所述第二SiC半导体层中的n型杂质的浓度比所述第一SiC半导体层中的n型杂质的浓度低，并且所述体区域通过将所述p型杂质注入到所述第一SiC半导体层和所述第二SiC半导体层中而形成。4.根据权利要求1至3中任一项所述的方法，其中在形成所述第二沟槽时，利用所述第二SiC半导体层填充所述第一沟槽，然后对所述第二SiC半导体层进行蚀刻来形成所述第二沟槽。5.根据权利要求1至3中任一项所述的方法，其中通过在所述第一沟槽的侧表面上沉积所述第二SiC半导体层来形成所述第二沟槽，以使所述第一沟槽的宽度变窄。6.一种绝缘...

【专利技术属性】
技术研发人员：高谷秀史，水野祥司，渡辺行彦，青井佐智子，
申请(专利权)人：丰田自动车株式会社，株式会社电装，
类型：发明
国别省市：日本,JP