The invention provides a new method for measuring the channel conductance of three dimensional memory. By combining the use of a focused ion beam machine and a nano-point needle table, an accurate test of channel conductance can be completed before the peripheral circuit process is perfect. It can overcome the influence of the bad problems of the peripheral control circuit in the traditional measurement method on the measurement of the channel conductance of the three dimensional memory channel, and can test the conductivity of the channel itself and shorten the process of developing the process.
【技术实现步骤摘要】
一种用于三维存储器沟道导通性的测量方法
本专利技术涉及半导体器件性能的测试领域,尤其涉及一种三维存储器沟道导通性的测试方法。
技术介绍
三维存储器(3DNAND)是一种新兴的存储器类型,通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。不同于将存储芯片放置在单面,新的3DNAND技术,垂直堆叠了多层数据存储单元。基于该技术,可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量,进而带来很大的成本节约、能耗降低,以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。在三维存储器芯片的设计研发阶段,不仅需要对设计的芯片物理结构进行验证,同时也需要对芯片的电特性进行测试分析,收集参数反馈给研发人员。在三维存储(3DNAND)类芯片的工艺研发阶段,沟道工艺是芯片制造过程中最关键最复杂的步骤,因此沟道是否贯通是工艺是否成功的最重要评价标准之一。在评价沟道的完整性上,除了对沟道进行物理结构的切片分析,还需要对沟道的导电性进行测试,获得沟道的电性参数,但是因为研发阶段技术不成熟、工艺不稳定等原因, ...
【技术保护点】
一种用于三维存储器沟道导通性的测量方法,包括以下步骤:制备三维存储器待测试样品的步骤;选取测试对象的步骤;线路修补的步骤;加载扫描电压的步骤;判断沟道导通性的步骤。
【技术特征摘要】
1.一种用于三维存储器沟道导通性的测量方法,包括以下步骤:制备三维存储器待测试样品的步骤;选取测试对象的步骤;线路修补的步骤;加载扫描电压的步骤;判断沟道导通性的步骤。2.如权利要求1所述的一种用于三维存储器沟道导通性的测量方法,其特征在于:制备三维存储器待测试样品的步骤包括,将所述三维存储器的上表面进行研磨处理,直至露出所述三维存储器的钨栓塞层。3.如权利要求1所述的一种用于三维存储器沟道导通性的测量方法,其特征在于:选取测试对象的步骤包括,根据电压衬度对比法VC(voltagecontrast)判断三维存储器的阵列台阶区域露出的钨栓塞与字线层的连接状态,通过该方法检测,选择一个字线串内所有钨栓塞与字线层连接完好的字线串作为测试对象。4.如权利要求1所述的一种用于三维存储器沟道导通性的测量方法,其特征在于:线路修补的步骤包括,使用聚焦离子束机台对上述测试对象的字线串的台阶区域进行线路修补,将测试对象的字线串内所有台阶区域的字线钨栓塞通过钨沉积的方式连接在一起,从而将测试对象的所有栅极和源极使用钨沉积连接在一起。5.如权利要求1所述的一种用于...
【专利技术属性】
技术研发人员:鲁柳,张顺勇,汤光敏,刘刚,
申请(专利权)人:长江存储科技有限责任公司,
类型:发明
国别省市:湖北,42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。