层叠型电子部件的制造方法技术

本发明专利技术提供一种能够以高精度制造能够高密度安装的层叠型电子部件的制造方法。其包括以下工序：层叠绝缘体层或磁性体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体，在该集合层叠体的上表面形成多个外部端子的工序；在形成了多个外部端子的集合层叠体的上表面形成覆盖外部端子并通过热处理消失的消失层的工序；将集合层叠体沿层叠方向切断并分割为各个基体的工序；对基体赋予绝缘体前驱体的工序以及对赋予了绝缘体前驱体的基体实施热处理并形成层叠型电子部件的工序，在基体的侧面露出的导体被绝缘体前驱体的热处理物亦即绝缘体膜覆盖。

The manufacturing method of stacked electronic components

The invention provides a method of manufacturing a laminated electronic component capable of high precision installation for high density installation. It comprises the following steps: stacked insulator layer or magnetic layer and a conductor pattern formed in the formation of internal set includes a plurality of matrix laminate circuit elements, in the collection of the upper surface of the laminate to form a plurality of external terminals in the process; the formation of the surface layer disappears set laminate a plurality of external terminals the covering the external terminal and disappear by heat treatment process; the collection of laminate cutting along the stacking direction and is divided into various matrix process; the matrix gives insulator precursor process and the matrix gives the insulator precursor to implement heat treatment and forming a multilayer electronic component process, conductor exposed on the substrate the side of the heat processed object that is the precursor of covering film on insulator insulator.

【技术实现步骤摘要】
层叠型电子部件的制造方法
本专利技术涉及层叠磁性体层与导体图案或者绝缘层与导体图案，通过磁性体层间或者绝缘层间的导体图案在基体内形成电路元件的层叠型电子部件的制造方法。
技术介绍
在以往的层叠型电子部件中，如图5、图6所示，层叠从磁性体层51A至51F及从导体图案52A至52E，将磁性体层间的从导体图案52A至52E连接成螺旋状而在基体内形成线圈，线圈的引出端被从基体的长边方向的侧面引出，在形成于基体的长边方向的侧面与与该侧面相邻的4个面的外部端子55、56间连接线圈。近年来，在安装这种电子部件的移动设备中，随着小型化、高功能化，在这些设备中所需的电子电路增加且安装基板的面积也变小。相应地，用于这些设备的电子部件被要求小型化、轻薄化。另外，在这些设备的安装基板中，为了高密度地安装电子部件，进行了安装用的焊盘图案的极小化、相邻的电子部件间的距离的极小化，安装于这些设备的安装基板的电子部件被要求能够高密度安装。在这样的状况下，以往的层叠型电子部件存在如下的问题，即，由于是在基体的长边方向的侧面和与该侧面相邻的4个面形成外部端子，所以存在产生在被高密度安装的安装基板上进行安装并焊接时的焊片、因安装时的位置偏移等导致在相邻的电子部件的外部端子间产生焊桥，在电子部件间产生短路的情况。因此，在这样的以往的层叠型电子部件中，需要在一定程度上保持相邻的电子部件间的距离，从而难以用于被高密度安装的安装基板。为了解决这样的问题，使用绝缘体膜覆盖在基体的长边方向的侧面和与该侧面相邻的4个面形成了外部端子的层叠型电子部件的底面以外(例如，参照专利文献1。)。然而，这样的以往的层叠型电子部件存在如下的问题，即，由于绝缘体膜的厚度的量被加到基体尺寸中，所以需要使基体的形状减少绝缘体膜的厚度的量，存在难以确保所希望的电感、直流叠加特性。另外，对于这样的以往的层叠型电子部件存在如下的问题，即，在形成外部端子之后形成绝缘体膜，因此以高精度形成绝缘体膜是困难的，在绝缘体膜绕到底面的情况下，安装时容易从安装基板的焊盘图案偏移。另一方面，如图7、图8所示，提出了从磁性体层71A至71E设置贯穿导体图案72A至72E与磁性体层的导体73、74，层叠磁性体层71A至71F与导体图案72A至72E，在设置有导体73、74的基体内将磁性体层间的导体图案72A至72E连接为螺旋状而在基体内形成线圈，线圈的两端被导体73、74从基体的底面引出，与形成于基体的底面的外部端子75、76连接的层叠型电子部件(例如，参照专利文献2。)。专利文献1：日本特开2012-256758号公报专利文献2：日本特公昭62-29886号公报然而，专利文献2记载的层叠型电子部件存在如下的问题，即，由于近年来在磁性体层中使用了金属磁性体，因此若不充分确保线圈与导体间的距离，则存在在基体内无法确保所希望的绝缘、耐压，难以确保所希望的电感、直流叠加特性。另外，这样的以往的层叠型电子部件存在如下的问题，即，为了在基体内设置导体并使线圈的两端与外部电极连接，与图5、图6所示的以往的层叠型电子部件相比，充分确保基体内的磁通通过面积是困难的，存在无法得到所希望的电感，或者即使得到了所希望的电感，不使线圈的电阻值上升就确保直流叠加特性也变难。
技术实现思路
本专利技术为了解决这些课题而完成，目的在于提供一种即使在磁性体层中使用了金属磁性体的情况下，也不使直流叠加特性、绝缘性特性、耐电压特性等特性劣化就能够以高精度制造能够被高密度安装的层叠型电子部件的制造方法。本专利技术在层叠绝缘体层与导体图案，通过绝缘体层间的导体图案在基体内形成电路元件的层叠型电子部件的制造方法中，具备以下工序：层叠绝缘体层与导体图案，形成在内部形成了电路元件的集合层叠体，在集合层叠体的上表面形成多个外部端子的工序；以在形成了多个外部端子的集合层叠体的上表面覆盖外部端子的方式形成通过热处理消失的消失层的工序；将集合层叠体切断并分割为各个基体的工序；对基体涂覆绝缘体的工序；以及形成层叠型电子部件的工序，其中，通过对覆盖了绝缘体的基体实施热处理，电路元件的距离基体的底面近的引出端在基体的底面被引出，距离基体的底面远的引出端在基体的侧面被引出，电路元件的距离基体的底面近的引出端与形成于基体的底面的外部端子连接，电路元件的距离基体的底面远的引出端通过使其表面在基体的侧面露出的导体与形成于基体的底面的外部端子连接，在基体的侧面露出的导体被绝缘体膜覆盖。换言之，一种在通过交替地层叠多个绝缘体层与导体图案而成的基体内，通过绝缘体层间的导体图案形成了电路元件的层叠型电子部件的制造方法的特征在于，包括以下工序：交替地层叠多个绝缘体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体的工序；在该集合层叠体的与层叠方向正交的一个面上，形成多个外部端子的工序；在该集合层叠体的形成了该多个外部端子的面上，形成覆盖该外部端子并通过热处理消失的消失层的工序；将形成了该消失层的集合层叠体沿着层叠方向切断并分割为各个基体的工序；对该基体的表面赋予绝缘体前驱体的工序；以及对赋予了该绝缘体前驱体的该基体实施热处理而形成层叠型电子部件的工序，该层叠型电子部件的该电路元件具有距离配置外部端子的基体的底面近的导体图案的引出端亦即第一端部和距离基体的底面远的导体图案的引出端亦即第二端部，该第一端部与配置于该基体的底面上的第一外部端子连接，该第二端部与经由使其表面的至少一部分露出并配置于该基体的侧面的导体与配置于该基体的底面的第二外部端子连接，在该基体的侧面露出的导体的表面被该绝缘体前驱体的热处理物亦即绝缘体膜覆盖。另外，本专利技术在层叠磁性体层与导体图案，通过磁性体层间的导体图案在基体内形成了电路元件的层叠型电子部件的制造方法中，具备以下工序：层叠磁性体层与导体图案，形成在内部形成了电路元件的集合层叠体，在集合层叠体的上表面形成多个外部端子的工序；以在形成了多个外部端子的集合层叠体的上表面覆盖外部端子的方式形成通过热处理消失的消失层的工序；将集合层叠体切断并分割为各个基体的工序；对基体涂覆绝缘体的工序；以及形成层叠型电子部件的工序，其中，通过对覆盖了绝缘体的基体实施热处理，电路元件的距离基体的底面近的引出端在基体的底面被引出，距离基体的底面远的引出端在基体的侧面被引出，电路元件的距离基体的底面近的引出端与形成于基体的底面的外部端子连接，电路元件的距离基体的底面远的引出端通过使其表面在基体的侧面露出的导体与形成于基体的底面的外部端子连接，在基体的侧面露出的导体被绝缘体膜覆盖。换言之，一种在通过交替地层叠多个磁性体层与导体图案而成的基体内，通过磁性体层间的导体图案形成了电路元件的层叠型电子部件的制造方法的特征在于，包括以下工序：交替地层叠多个磁性体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体的工序；在该集合层叠体的与层叠方向正交的一个面上，形成多个外部端子的工序；在该集合层叠体的形成了该多个外部端子的面上，形成覆盖该外部端子并通过热处理消失的消失层的工序；将形成了该消失层的集合层叠体沿着层叠方向切断并分割为各个基体的工序；对该基体的表面赋予绝缘体前驱体的工序；以及对赋予了该绝缘体前驱体的该基体实施热处理而形成层叠型电子部件的工序，该层叠型电子部件本文档来自技高网...

【技术保护点】
一种层叠型电子部件的制造方法，所述层叠型电子部件在通过交替地层叠多个绝缘体层与导体图案而成的基体内，通过绝缘体层间的导体图案形成电路元件，所述层叠型电子部件的制造方法的特征在于，包括以下工序：交替地层叠多个绝缘体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体的工序；在该集合层叠体的与层叠方向正交的一个面上，形成多个外部端子的工序；在该集合层叠体的形成了该多个外部端子的面上，形成覆盖该外部端子并通过热处理消失的消失层的工序；将形成了该消失层的集合层叠体沿着层叠方向切断并分割为各个基体的工序；对该基体的表面赋予绝缘体前驱体的工序；以及对赋予了该绝缘体前驱体的该基体实施热处理而形成层叠型电子部件的工序，该层叠型电子部件的该电路元件具有第一端部和第二端部，该第一端部是距离配置外部端子的基体的底面近的导体图案的引出端，该第二端部是距离基体的底面远的导体图案的引出端，该第一端部与配置于该基体的底面上的第一外部端子连接，该第二端部经由使其表面的至少一部分露出并配置于该基体的侧面的导体与配置于该基体的底面的第二外部端子连接，在该基体的侧面露出的导体的表面被该绝缘体前驱体的热处理物亦即绝缘体膜覆盖。...

【技术特征摘要】
2016.09.26 JP 2016-1871621.一种层叠型电子部件的制造方法，所述层叠型电子部件在通过交替地层叠多个绝缘体层与导体图案而成的基体内，通过绝缘体层间的导体图案形成电路元件，所述层叠型电子部件的制造方法的特征在于，包括以下工序：交替地层叠多个绝缘体层与导体图案，形成包括在内部形成了电路元件的多个基体的集合层叠体的工序；在该集合层叠体的与层叠方向正交的一个面上，形成多个外部端子的工序；在该集合层叠体的形成了该多个外部端子的面上，形成覆盖该外部端子并通过热处理消失的消失层的工序；将形成了该消失层的集合层叠体沿着层叠方向切断并分割为各个基体的工序；对该基体的表面赋予绝缘体前驱体的工序；以及对赋予了该绝缘体前驱体的该基体实施热处理而形成层叠型电子部件的工序，该层叠型电子部件的该电路元件具有第一端部和第二端部，该第一端部是距离配置外部端子的基体的底面近的导体图案的引出端，该第二端部是距离基体的底面远的导体图案的引出端，该第一端部与配置于该基体的底面上的第一外部端子连接，该第二端部经由使其表面的至少一部分露出并配置于该基体的侧面的导体与配置于该基体的底面的第二外部端子连接，在该基体的侧面露出的导体的表面被该绝缘体前驱体的热处理物亦即绝缘体膜覆盖。2.根据权利要求1所述的层叠型电子部件的制造方法，其特征在于，形成所述消失层的工序包括在与所述集合...

【专利技术属性】
技术研发人员：野口裕，小林武士，山本诚，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本,JP