使用含有牺牲填充材料的腔制造的多级存储器堆叠体结构制造技术
A method of using a cavity with a sacrificial filling material to make a multistage memory stack structure
A method of forming a three-dimensional memory device, which comprises an insulation material layer and lower stack structure of the first layer of sacrificial material is formed on the substrate through the lower stack structure is formed by opening the first memory and at the expense of the filling material is filled first memory opening, replacing the first layer of sacrificial material with the first conductive layer, the first layer of sacrificial material after replacement the upper part of the stack and second sacrifice insulating material layer structure formed on the basis of the lower part of the stack structure, through the upper stack structure is formed of second storage openings in the overlying on the first memory opening area, replaced by the second conductive layer second layer of sacrificial material, the first memory from the second memory below the opening of the opening of removing the sacrificial filler material after the sacrificial layer in, to replace the second formation of the stack between the memory and the stack in the opening. The memory stack structure is formed in the opening of the memory.
【技术实现步骤摘要】
【国外来华专利技术】使用含有牺牲填充材料的腔制造多级存储器堆叠体结构的方法
本公开总体上涉及三维存储器装置的领域，并且特别地涉及包含多级存储器阵列的垂直堆叠体的三维存储器装置及其制造方法。
技术介绍
T.Endoh等人发表于IEDMProc.(2001)33-36的题为“NovelUltraHighDensityMemoryWithAStacked-SurroundingGateTransistor(S-SGT)StructuredCell”的文章中公开了具有每单元一位(bit)的三维垂直NAND串。
技术实现思路
根据本公开的方面，单片三维存储器装置包括下部堆叠体结构、上部堆叠体结构以及多个存储器堆叠体结构，下部堆叠体结构包括第一交替堆叠体，所述第一交替堆叠体包含第一绝缘层和第一导电层且位于基板之上，上部堆叠体结构包括第二交替堆叠体，所述第二交替堆叠体包含第二绝缘层和第二导电层且位于下部堆叠体结构之上，并且多个存储器堆叠体结构延伸穿过下部堆叠体结构和上部堆叠体结构。存储器堆叠体结构中的每一个位于存储器开口中且包括与存储器开口的下部部分的侧壁接触的下部阻挡电介质，以及与存储器开口的上部部...
【技术保护点】
一种单片三维存储器装置，包括：下部堆叠体结构，其包括第一交替堆叠体，所述第一交替堆叠体包含第一绝缘层和第一导电层，且位于基板之上；上部堆叠体结构，其包括第二交替堆叠体，所述第二交替堆叠体包含第二绝缘层和第二导电层，且位于所述下部堆叠体结构之上；以及多个存储器堆叠体结构，其延伸穿过所述下部堆叠体结构和所述上部堆叠体结构；其中：所述存储器堆叠体结构中的每一个位于存储器开口中且包括下部阻挡电介质和上部阻挡电介质，所述下部阻挡电介质与所述存储器开口的下部部分的侧壁接触，并且所述上部阻挡电介质与所述存储器开口的上部部分的侧壁接触且不与所述下部阻挡电介质物理接触；所述存储器开口的下部部...
【技术特征摘要】
【国外来华专利技术】2015.08.25 US 14/834,8301.一种单片三维存储器装置，包括：下部堆叠体结构，其包括第一交替堆叠体，所述第一交替堆叠体包含第一绝缘层和第一导电层，且位于基板之上；上部堆叠体结构，其包括第二交替堆叠体，所述第二交替堆叠体包含第二绝缘层和第二导电层，且位于所述下部堆叠体结构之上；以及多个存储器堆叠体结构，其延伸穿过所述下部堆叠体结构和所述上部堆叠体结构；其中：所述存储器堆叠体结构中的每一个位于存储器开口中且包括下部阻挡电介质和上部阻挡电介质，所述下部阻挡电介质与所述存储器开口的下部部分的侧壁接触，并且所述上部阻挡电介质与所述存储器开口的上部部分的侧壁接触且不与所述下部阻挡电介质物理接触；所述存储器开口的下部部分的侧壁通过所述上部堆叠体结构的水平底部表面与所述存储器开口的上部部分的侧壁邻接；所述多个存储器堆叠体结构中的每一个包括存储器膜，所述存储器膜包含存储器材料层和隧穿电介质层；并且每个存储器材料层接触所述上部堆叠体结构的水平底部表面。2.根据权利要求1所述的单片三维存储器装置，其中所述上部阻挡电介质的底部表面完全在由所述下部阻挡电介质的顶部表面的内周所限定的区域内。3.根据权利要求1所述的单片三维存储器装置，其中所述上部阻挡电介质和所述下部阻挡电介质的组分和厚度中的至少一者彼此不同。4.根据权利要求1所述的单片三维存储器装置，其中所述存储器开口的下部部分的侧壁和所述存储器开口的上部部分的侧壁是锥形的。5.根据权利要求1所述的单片三维存储器装置，其中所述存储器材料层与所述上部堆叠体结构的水平表面之间的接触区域具有环形形状。6.根据权利要求1所述的单片三维存储器装置，还包括半导体沟道，所述半导体沟道包含位于所述存储器堆叠体结构中的垂直部分和邻接位于所述下部堆叠体之下的源极区的水平部分，其中所述半导体沟道的每个垂直部分的上部部分接触漏极区。7.根据权利要求6所述的单片三维存储器装置，还包括至少一个支撑柱结构，所述支撑柱结构延伸穿过所述下部堆叠结构和上部堆叠体结构的阶梯表面，并且包括与所述多个存储器堆叠体结构相同的材料组。8.根据权利要求7所述的单片三维存储器装置，其中：所述至少一个支撑柱结构中的每一个包括虚设半导体沟道，所述虚设半导体沟道具有与所述半导体沟道相同的组分和相同的厚度；并且所述虚设半导体沟道不电连接到所述单片三维存储器装置的驱动电路。9.根据权利要求1所述的单片三维存储器装置，其中：位于至少另一第二导电层之下的每个第二导电层比所述第二导电层之中的任意上覆层横向延伸得更远；并且位于至少另一第一导电层之下的每个第一导电层比所述第一导电层之中的任意上覆层横向延伸得更远。10.根据权利要求9所述的单片三维存储器装置，还包括位于所述接触区内的控制栅极接触通孔结构，所述控制栅极接触通孔结构至少穿过所述上部堆叠体结构内的电介质材料部分垂直延伸，并且接触选自所述第一导电层和第二导电层的相应的导电层。11.根据权利要求1所述的单片三维存储器装置，其中：所述下部堆叠体结构还包括位于所述第一交替堆叠体的第一阶梯表面上和之上的第一电介质材料部分；所述上部堆叠体结构还包括位于所述第二交替堆叠体的第二阶梯表面上和之上的第二电介质材料部分；所述第一阶梯表面和所述第二阶梯表面位于接触区内；并且控制栅极接触通孔结构的子组穿过所述第一电介质材料部分和所述第二电介质材料部分延伸。12.根据权利要求1所述的单片三维存储器装置，其中：所述单片三维存储器结构包括单片三维NAND存储器装置；所述第一导电层和第二导电层包括或电连接到所述单片三维NAND存储器装置的相应的字线；所述基板包括硅基板；所述单片三维NAND存储器装置包括所述硅基板之上的单片三维NAND串的阵列；所述单片三维NAND串的阵列的第一装置级中的至少一个存储器单元位于所述单片三维NAND串的阵列的第二装置级中的另一存储器单元之上；所述硅基板含有集成电路，所述集成电路包括用于位于其上的所述存储器装置的驱动电路；并且所述单片三维NAND串的阵列包括：多个半导体沟道，其中所述多个半导体沟道中的每一个的至少一个端部部分实质上垂直于所述基板的顶部表面延伸；多个电荷储存元件，每个电荷储存元件定位为与所述多个半导体沟道中的相应的一个相邻；以及多个控制栅电极，所述多个控制栅电极具有实质上平行于所述基板的顶部表面延伸的条形状，所述多个控制栅电极至少包括位于所述第...
【专利技术属性】
技术研发人员：Z卢，D毛，T张，J阿尔斯梅尔，W史，H钱，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。